JL703N硬件设计指南V1.2

📎 原始文档：https://www.kdocs.cn/l/ctnQq64hyRsu

JL703N硬件设计指南

V1.2

目录
第 1章.版本信息........................................................................................................................................... 5
第2章.设计标准........................................................................................................................................... 5
2.1.产品设计标准：安全、稳定、可靠.................................................................................................... 5
2.2.硬件设计标准和步骤............................................................................................................................ 5
2.3.缩写术语注释........................................................................................................................................ 6
第3章.原理设计........................................................................................................................................... 6
3.1.电源........................................................................................................................................................ 6
3.1.1.充电管理.......................................................................................................................................6
3.1.2. VBAT.............................................................................................................................................. 6
3.1.3. DCDC/LDO 电源.......................................................................................................................... 6
3.1.4. IOVDD ........................................................................................................................................... 6
3.1.5. SDPG ............................................................................................................................................. 7
3.1.6. USBAVDD ...................................................................................................................................... 7
3.1.7. MIC_LDO/MIC_BIAS .................................................................................................................... 7
3.1.8. RTCVDD ........................................................................................................................................ 7
3.1.9. EVDD ............................................................................................................................................. 7
3.2.晶振........................................................................................................................................................ 7
3.3.射频/NFC ............................................................................................................................................... 7
3.3.1. BT蓝牙.......................................................................................................................................... 7
3.3.2. FM.................................................................................................................................................. 8
3.3.3. NFC_ CARD ................................................................................................................................... 8
3.4.音频AUDIO .......................................................................................................................................... 8
3.4.1. ADC(AUX、MIC) .......................................................................................................................... 8
3.4.2. DAC ................................................................................................................................................9
3.4.3. SPDIF .............................................................................................................................................9
3.4.4. IIS ................................................................................................................................................... 9
3.4.5. PLNK ..............................................................................................................................................9
3.4.6. TDM ............................................................................................................................................. 10
3.5. Peripherals ............................................................................................................................................ 10
3.5.1. LCD C。ntr。l .................................................................................................................................10
3.5.2. EMI ...............................................................................................................................................10
3.5.3. LCD IMD ..................................................................................................................................... 10
3.5.4. LEDC ............................................................................................................................................11
3.5.5. LP_ T。uch ......................................................................................................................................11
3.5.6. ADC（SARADC）....................................................................................................................... 11
3.5.7. QDEC ........................................................................................................................................... 11
3.5.8. PSRAM......................................................................................................................................... 11
3.5.9. SPI ................................................................................................................................................ 12
3.5.10. SD ............................................................................................................................................... 12
3.5.11. USB .............................................................................................................................................12
3.5.12. IIC .............................................................................................................................................. 12
3.5.13. UART ..........................................................................................................................................13
3.5.14. MCPWM .....................................................................................................................................13
3.5.15. Timer/PWM ................................................................................................................................ 13
3.5.16. IR ................................................................................................................................................ 13
3.6. IO .......................................................................................................................................................... 14
3.6.1. IO 上下拉电阻、上电默认配置................................................................................................ 14
3.6.2. IO 驱动电流、状态、高压IO(HVT) ......................................................................................... 14
第4章. PCB设计........................................................................................................................................ 15
4.1.产品结构、板层设计.......................................................................................................................... 15
4.2. BT和FM天线.................................................................................................................................... 15
4.2.1.天线种类和选择标准.................................................................................................................15
4.2.2. BT天线设计要求........................................................................................................................ 15
4.2.3. FM天线设计要求....................................................................................................................... 16
4.3.匹配网络、BTRF传输线50欧姆设计............................................................................................. 16
4.4.地场设计（关键项） .......................................................................................................................... 17
4.5.晶振规格及设计要求.......................................................................................................................... 18
4.6.电源设计.............................................................................................................................................. 18
4.6.1.电源退耦电容选型、规格、布局.............................................................................................18
4.6.2. IOVDD 特殊要求(重点) ..............................................................................................................18
4.6.3. DCDC 设计和布局要求..............................................................................................................18
4.7.音频Audi。设计.................................................................................................................................. 19
4.7.1. AUX输入设计............................................................................................................................. 19
4.7.2. MIC输入设计............................................................................................................................. 19
4.7.3. DAC输出设计、 噪声处理.........................................................................................................20
4.7.4. SPDIF IN/OUT ............................................................................................................................ 21
4.7.5. IIS输入、输出............................................................................................................................ 22
4.7.6.功放外设设计.............................................................................................................................22
4.8.外设Peripherals ................................................................................................................................... 22
4.8.1. USBAVDD 布线要求...................................................................................................................22
4.8.2. USB 布线要求............................................................................................................................. 23
4.8.3. NFC 设计要求.............................................................................................................................23
4.8.4.触摸设计和布线要求.................................................................................................................24
第5章.其他................................................................................................................................................. 24
5.1.静电...................................................................................................................................................... 24
5.1.1.静电设计标准.............................................................................................................................24
5.1.2. BTRF TVS 管选型列表............................................................................................................... 25
5.1.3.生产防静电要求.........................................................................................................................25
5.2.浪涌...................................................................................................................................................... 25
5.2.1.浪涌设计标准.............................................................................................................................25
5.2.2.防浪涌设计.................................................................................................................................25
5.2.3.单向浪涌TVS 管选型列表........................................................................................................ 26
5.3. EMC/EMI ............................................................................................................................................. 26
5.4.装配注意事项...................................................................................................................................... 26

第 1章.版本信息

本文档用于指导硬件设计，其中 “原理设计”描述相关原理和接口信息， “PCB设计”描述相关设计细节和注意事项。

第2章.设计标准

2.1.产品设计标准：安全、稳定、可靠

1、 产品必须满足静电标准：接触放电大于±4KV，空气放电大于±8KV，设计留有余量。
2、 产品必须满足抗浪涌：一般大于±48V（标准必须根据产品应用场景调整），设计留有余量。
3、 在电池电压为0V时，充电下产品必须能正常工作，不依赖于电池电压。
4、 产品必须支持长时间运输（如船运模式），出厂时特殊配置进入极限最低功耗。
5、 TWS产品尽可能选择可靠配对方式， “双击配对”容易产生混配，如客户确实需要，标红此功能负面影响。

2.2.硬件设计标准和步骤

1、 方便优质量产、方便高效测试。
2、 硬件系统设计步骤：产品结构->原理设计->天线->地场->晶振->电源->敏感信号。
备注：
产品结构：考虑MIC、 天线等空间位置， 以满足其性能要求。
原理设计：各器件必须满足使用需求，且品质必须可靠。
天线：选择合适的天线类型，和摆放空间。(蓝牙一般优选倒F天线)
地场：多层板必须留一层完成地平面；双面板或单面板，地回路要合理设计；地直接影响系统性能。
晶振：远离干扰源。
电源：关注电源退耦电容、DCDC 电源布局、和线宽线长。
敏感信号：如 “DAC、 MIC、 LINEIN、 触摸”等，注意远离干扰。

2.3.缩写术语注释

VPWR: 充电输入端
VBAT: 电池供电端，或电池充电输出端
SPDIF: Sony/Philips Digital Interface

第3章.原理设计

JL703N 内置充电管理、DCDC 电源、IOVDD、 SDPG、 MIC_LDO/BIAS、 32.768K RTC计时模块，2路晶振，蓝牙模块、FM收发模块、NFC模块，4路独立AUDIO ADC、4路独立AUDIO DAC、
4路SPDIF放大整形模块、4路SPDIF IN、 1路SPDIF OUT、 2组IIS、 TDM， LCD段码驱动模块、 LCD IMD、EMI模块、LEDC灯带、2组10路LP_Touch、16路SARADC、3组QDEC、2路PSRAM、 3组SPI、2组SD、USB2 .0、 IIC、 3组UART、6组MCPWM、 6个Timer、 6路PWM、 IR， 内置3 档上下拉电阻、4档驱动电流、 高压IO。

3.1.电源

3.1.1.充电管理

芯片内置充电管理，当VPWR-VBAT≧1V时，恒流最大充电电流350mA，充电输入电压4.5V ≦VPWR≦5 .5V，支持输出VBAT=4.2V或4 .35V两档模式，支持同时给电池充电和系统供电。
使用外置充电时，VPWR用于充电插拔检测。

3.1.2. VBAT

VBAT是整个芯片的供电输入端，供电电压VBAT≦4.5V，一般接电池。

3.1.3. DCDC/LDO 电源

芯片支持DCDC或者LDO模式，一般设置为LDO模式，DCDC默认输出 1. 15V 电压，DCDC 模式存在DCDC辐射、及电源扯动等固有特性，设计上注意规避。

3.1.4. IOVDD

IOVDD是3.3V 电源域LDO稳压输出，输出范围2.2V≦IOVDD≦3 .4V， 电压档位可调，最大输出电流Imax=300mA(包含主控 IO和系统消耗)，在VBAT或VPWR不掉电情况下，IOVDD为常
带电电源，无法关闭。

3.1.5. SDPG

SDPG是3.3V 电源域可开关输出电源，固定出口(PB11)，输出特性约为IOVDD，一般用于SD/TF 卡供电，也可用于其他外设(需注意卡的扰动)，支持强驱和弱驱。

3.1.6. USBAVDD

USBAVDD是3 .3V输入电源域。

3.1.7. MIC_LDO/MIC_BIAS

MIC_LDO/MIC_BIAS是用于MIC差分或单端电路供电的输出电源，MIC_BIAS有“A/B/C/D”
4组；其中MIC_LDO是LDO稳压输出，输出范围2V≦MIC_LDO≦3V，电压档位可调，MIC_LDO 输出只有A_bias，可上拉0 .5~6KΩ输出，B/C/D_bias 只能上拉0 .5~ 10KΩ输出。
且MIC_LDO必须加RC滤波电路(10Ω+1uF)。

3.1.8. RTCVDD

RTCVDD是内部32 .768K独立计时模块的供电电源，输入范围 1. 8V≦RTCVDD≦3 .6V，支持两种供电方式：1、 内部IOVDD供电，2、 外部纽扣电池供电。

3.1.9. EVDD

EVDD是1V 电源域可开关输出电源，固定出口(PB15)，输出范围 1V≦EVDD≦ 1. 15V，电压档位可调，默认 1V，最大输出电流Imax=20mA。

3.2.晶振

芯片有2组晶振接口，XOSCI/XOSCO和PR0/PR1，XOSCI/XOSCO一般接24M 晶振，PR0/PR1 一般接32.768K 晶振。

3.3.射频/NFC

3.3.1. BT蓝牙

BTRF是2 .4G蓝牙天线接口，工作频段：2.40~2.48GHz，必须配套2 .4G蓝牙天线，以保障蓝牙收发性能。
输出功率最大+11dBm，接收灵敏度最小-95dBm，其它指标见 “规格书”。

3.3.2. FM

FMIP是FM天线接口，支持64~ 108MHz频段，支持接收、或发送。
接收灵敏度最小3dBuV，发射功率最大6dBm，其它指标见 “规格书”。

3.3.3. NFC_CARD

NFC_CARD是固定IO接口， 内置放大整形模块，工作频率为 13.56MHz，通信速率 106kbit/s，支持低功耗唤醒；且支持数字信号输入（即整形后的信号）。

3.4.音频AUDIO

3.4.1. ADC(AUX、 MIC)

芯片ADC有4路独立的”A/B/C/D”通道，支持模拟MIC和数字MIC输入，支持LINE IN；AIN_xN 是差分负输入端，AIN_x0/x1/x2是同等的差分正输入端(也是单端信号输入端)，是同一通道多输入端；支持8~48KHz采样率， 16/24bit数据，只有高压模式(偏置 1.5V)，支持输入信号≦2 . 8Vpp，只支持隔直电容方式输入。
只有A_bias支持LDO稳压输出，同时可上拉0 .5~6KΩ输出，B/C/D_bias 只支持上拉0.5~ 10KΩ电阻输出。且MIC_LDO必须加RC滤波电路(10Ω+1uF)。
SNR最大 106dB， THD+N最小-90dB，其它指标见 “规格书”。

3.4.2. DAC

DAC有4路独立通道，包括 “DACFL、 DACFR、 DACRL、 DACRR”(DAC 0/1/2/3)，支持4 声道单端模式、2声道差分模式(FL/FR、 RL/RR两组)、 直推公共端模式(FL、 FR、 RL(VCOMO))，支持8~96KHz采样率， 16/24bit数据，和ADC结构上相互独立。
支持AD到DA 固定模拟通路，即通道AIN 的A/C输出到DAC 的L，AIN 的B/D输出到DAC 的R。
SNR最大 109dB， THD+N最小-100dB，其它指标见 “规格书”。

3.4.3. SPDIF

SPDIF模块支持接收SPDIF IN和发送 SPDIF OUT，内置弱SPDIF IN信号放大整形模块，4通道固定IO输入。

4路A/B/C/D数字强信号SPDIF IN和1路SPDIF OUT可任意映射到PA/PB/PC 口。
SPDIF IN支持同时对4个通道进行插入、拔出检测。

3.4.4. IIS

芯片有2个ALNK模块，分别是ALNK0、ALNK1，是一个通用双声道音频接口，用于外设DAC 或ADC，支持DMA，支持DAT0~DAT3 的4条独立双向通道，独立工作，可任意映射到PA/PB/PC 口。

3.4.5. PLNK

PLNK是数字麦克风接口， 由DAT0、 DAT1、 SCLK组成，可任意映射到PA/PB/PC 口。

3.4.6. TDM

TDM是Time Devision Multiplexing，即时分复用接口， 由MCLK、CLK、 SYN、DAT组成，以固定时间间隔来传输不同的信号，实现多路传输，可任意映射到PA/PB/PC 口。

3.5.Peripherals

3.5.1. LCD Control

LCD模块控制器，主要用于LCD液晶段码屏，最大支持6COM&22SEG(其中3COM可做SEG)，支持 1/2、 1/3、 1/4bias偏压，支持强驱、和弱驱，固定IO。

3.5.2. EMI

EMI模块，是并行数据输出到固定IO，只支持8位模式，发送只支持DMA。

3.5.3. LCD IMD

IMD是图像驱动模块，只支持SPI接口，支持串行单线/双线/四线模式，固定IO。

3.5.4. LEDC

LEDC用于LED灯带驱动和控制，支持DMA，支持2路独立控制，有3通道：LEDC_DA、DB、 DC，可任意映射到PA/PB/PC 口。

3.5.5. LP_Touch

LP_Touch是低功耗触摸检测模块(Low Power Capacitive Touch Module， LPCTM )，利用人体分布电容对触摸电容的影响来进行检测，支持0 .9~ 13.5uA驱动电流，支持低功耗唤醒，共2组10通道，固定IO。

3.5.6. ADC（SARADC）

SARADC是10Bit ADC，共16通道，固定IO。

3.5.7. QDEC

QDEC是正交编码器检测模块，支持2线输入，共3组通道，支持4 phase、 2 phase、 1 phase 三种模式，一般旋转编码使用 1 phase， 鼠标滑轮使用2 phase，可任意映射到PA/PB/PC 口。

3.5.8. PSRAM

PSRAM是存储扩展接口，共2组通道，固定IO。

3.5.9. SPI

SPI是一个标准的遵守SPI协议的串口通讯接口，共3组，SPI0/SFC为系统自用，固定IO；SPI1、 SPI2接口支持CPU控制，支持单向DMA(不能同时收发)，可任意映射到PA/PB/PC 口。

3.5.10. SD

SD是一个标准的遵守SD协议的串口通讯接口，有SD0、 SD1，只支持主机模式，支持 1 bit和 4 bit模式，支持高速和低速模式，时钟最高50MHz，支持命令DMA和数据DMA，且相互独立，可任意映射到PA/PB/PC 口。

3.5.11. USB

USB是一个高速USB(HUSB)，支持USB2 .0，支持普通IO功能，DP、 DM为固定IO。 USB应用上区分Full Speed（USB1 . 1）和High Speed（USB2 .0），依据下表选择：

USB1 . 1通信频率 12MHz；USB2 .0通信频率高达480MHz， 向下兼容USB1 . 1。
注意：当无USB功能时，USBDM、USBDP可充当普通IO使用，但只能用于IO按键或输入检测等功能，禁止做输出应用。

3.5.12. IIC

IIC是一个标准的遵守IIC协议的串口通讯接口，支持主机和从机模式，上拉电阻越大，频率越低，共4通道，可任意映射到PA/PB/PC 口。

版权所有，未经许可不得外传
第 12 页 共 27 页

3.5.13. UART

UART有UART0、UART1、UART2，支持接收带循环Buffer 的DMA模式和普通模式，可任意映射到PA/PB/PC 口。

注意：不建议用USBDM、USBDP作为串口，调音、BQB认证、FCC认证、DEBUG等需要用到串口的场景，用USBDM、 USBDP接部分串口工具，可能出现识别异常等问题。

3.5.14. MCPWM

MCPWM模块包括：6个MCTimer时基(TMRxCK)， 6对独立PWM通道(PWMCHxL/H)， 6路 FPINx故障保护输入，x=0~ 5； MCTimer是16位定时器；MCPWM支持运行中更改频率、 占空比，支持灵活配置每对通道的电平状态，支持编程死区控制，支持硬件故障输入FPIN；可任意映射到 PA/PB/PC 口。

3.5.15. Timer/PWM

Timer 有 Timer0~Timer5 共 6 个 32 位定时器，支持定时 TMRx/计数 CNTx/捕捉 CAPx/时钟 CLKOUTx/PWMx，驱动源支持 “内部时钟”和“外部信号”，可任意映射到PA/PB/PC 口。

3.5.16. IR

IRFLT是一个专门用于滤除红外接收头上窄脉冲信号的硬件模块，可任意映射到PA/PB/PC 口。

3.6.IO

3.6.1. IO上下拉电阻、上电默认配置

IO 内置上下拉电阻偏差为 “±20%”。

注：NC代表 “未开”
芯片上电特殊配置IO：PC6禁止接低电平上电。

3.6.2. IO驱动电流、状态、 高压IO(HVT)

备注：1、 IOVDD、 RTCVDD是3.3V 电源域；
2、 当2 IOVDD<5V 时，高压IO耐压≦2IOVDD。

第4章.PCB设计

4.1.产品结构、板层设计

项目立项前期必须重点考虑“天线”和“MIC”的结构位置，要求“天线”有足够的辐射空间、“MIC”利于声音采集等， 以向客户提供优越性能的产品。
例如：天线周边的金属材料会干扰天线性能，靠近天线位置的人体会吸收电磁波，造成辐射差等，尽可能结构上设计有足够的立体空间，尺寸越大、 天线性能越好。
PCB板优选4层板，可以提供完整的地平面和信号线布局空间，2层板要求“地回路阻抗小”。好的产品结构和板层，可以高效、快速的推进项目实现和落地， 以最低的时间成本获取收益。

4.2.BT和FM天线

天线必须有足够的立体空间。

4.2.1.天线种类和选择标准

BT蓝牙天线常用的有“板载、陶瓷、FPC”3种；原理上一般有“单极、双极、 回路(Loop)”，天线效率理论上 “单极>双极>Loop”，但是单极天线容易受周围材料影响，从而改变天线特性。
根据天线空间和产品外观，选择合适的天线：小尺寸的产品，优选顺序为： “FPC->陶瓷->板载”(原理上：单极->双极->Loop)；大尺寸的产品（长边≧4CM），直接设计板载天线（原理上：单极->双极），板载天线类型有 “倒F、 F、 蛇形、I型等”，考虑稳定性，首选倒F型。原理详见《天线设计》文档。
FM天线一般是导线，FM天线要有足够的长度，不宜太短，天线越短，FM信号越差。

4.2.2. BT天线设计要求

1)根据空间结构，必需合理的选择天线类型和布局位置，远离电池、 喇叭、触摸铜箔、人体等。
2) “天线”和“地”必需要统一设计，要求地平面完整，空间足够。
3)天线必需靠近板边放置，净空区尽可能大，至少≧3mm。
4)天线背面禁止任何走线、及敷铜，必需镂空，如下图。
5)天线必需远离 “DCDC 电路、翻转IO”等，减少对RF 的干扰。
6)天线必需远离DAC、 MIC等电路，减少RF辐射导致的射频噪音。
7)天线端必须加TVS管（寄生电容值≦0 .5pF），型号参见原理图。

图 4-1 天线镂空（绿色框内）

4.2.3. FM天线设计要求

1)天线尽量用地保护，板边放置焊点，远离 “翻转IO”等干扰源。FM模式下尽量使功放工作于 AB类，避免使用D类模式。
2)芯片工作于LDO模式，尽量不翻转任何IO，减少芯片指令操作(如读写FLASH)。
3)FM接收天线必须串接电感，且在天线端加ESD管，规格：启动电压>3.4V，钳位电压(I=4A时)<8V。
4)FM天线匹配网络（电感、 电容）推荐使用高频器件（工作频段64~ 108MHz）。
5)主控电源layout时，尽量与其他大功率外设电源如功放、灯带等，在电池输入端“星型”连接，各大功率电源网络预留磁珠，避免公共回路，主控供电输入端预留串联磁珠，做好滤波隔离。
6)保证地的完整性，特别是两层板，铺铜避免出现窄带、细碎等情况，布局时FM天线及匹配网络远离干扰源。
7)天线装配时必须远离干扰源，如功放、升压电感、PWM推灯、喇叭线、喇叭体、灯带、 电池线、 DCDC升降压电路等大功率、大电流、强辐射器件。减小干扰源的干扰程度，如：剪短灯带、喇叭、电源线等，必要时加屏蔽措施优化，如预留屏蔽罩等。合理的布局可以避免大多数的辐射干扰问题。

图 4-2 FM 接收和发射电路

4.3.匹配网络、BTRF传输线50欧姆设计

BT 匹配网络有：T 型、 Π型、 L 型；前期设计上，小尺寸天线选 T 型，大尺寸天线选Π型；最后实际使用一般是 L 型；任何一款“天线”或“样机”必须做阻抗匹配，匹配参数以实际调试为准。
PCB上的BTRF传输线必须做 50 欧姆阻抗设计，可要求板厂设计实现，也可使用阻抗计算工具（如 SI9000），根据 “板厚、 板层、 板材、 铜厚”合理设计RF传输线的 “线宽、 线距”。

图 4-3 BTRF传输线（白色线）

50欧姆BTRF传输线走线要求：

1）走线尽量短，禁止有分支。
2)走线尽量直线引出，避免90度拐角走线。
3)传输线两侧的地打过孔墙，一般按 1-2mm 的间距打过孔墙。

4.4.地场设计（关键项）

优秀的地场设计，可以有效降低各类噪声，提升RF、 DAC、 ADC 等性能和抗静电能力，请重点关注；方案严格区分 GND（数字）和AGND（模拟）。 （不分地，存在噪声风险）
GND：一般包括“逻辑、数字、控制、 电源、蓝牙、DCDC”等地回路。
AGND：一般包括 “MIC、 LINEIN、 DAC”等音频模拟地，及音频相关的电源模拟地。
1）MIC相关电路的AGND，独立走线回主控AGND。
2）AGND 回路要求无噪声（即电流平稳，无抖动），一般短接于电池端、 或功放bypass处，走线≧0 .5mm；有功放方案，一般区分功放地、主控地，且各自独立在电池端短接， 电池尽量布局在功放和主控中间。
3）GND到电池负端阻抗尽可能最小，即走线、铺地尽可能宽，4层PCB 必须设计一层完整的铺地地层。地回路路径（包括电池负端到锂保IC）不能出现窄带、细线、破碎的地面。
4）主控和其各电源退耦电容必须共地良好，严禁破碎。

图 4-4 完整的中间地层

4.5.晶振规格及设计要求

必须选择精度高、稳定性好、可靠性强的晶振，这将直接决定产品的射频性能，决定系统的稳定性和可靠度，差的晶振会导致各种不可预期的问题。
1）24M晶振规格：±10PPM，12PF 的负载电容。
2）32.768K晶振规格：±20PPM，内阻ESR≦70KΩ。
PCB设计要求：
1)尽可能用地立体空间隔离，保护晶振。
2)远离干扰源，如DCDC、 数字信号、跳变信号等。
3)布线不宜过粗、过长， 以减少寄生电容、 电感。

4.6.电源设计

4.6.1. 电源退耦电容选型、规格、布局

1)注意容值随电压升高而下降，请确保其工作电压下的容值≈标称值。
2)使用原装电容(非拆机、 劣质电容)， 以保证容值、和品质。
3)主控电源VBAT、VPWR、DCVDD退耦电容耐压值要求≧ 16V，主控其他电容耐压值≧6 .3V；其他外设电容依据其工作电压要求选择（防止浪涌、过冲击穿），一般5V 电源域耐压值≧ 16V。
4)电源退耦电容必须靠近芯片管脚布局，且电容和主控必须共地一致，即尽量不绕圈。
5)各电源（大电流通路）布线线宽≧0.5mm，尽可能宽，一般有50mA/0. 1mm。
6)各电源退耦电容值和要求请参照 “标准原理图”。

4.6.2. IOVDD特殊要求(重点)

IOVDD 的退耦电容容值必须≧225（2.2uF），尽可能用0603及以上封装，要求在3.3V工作电压下的容值≈2.2uF，误差<±20%。当“外设”需要IOVDD提供大电流时（如给TF卡供电），容值用 106。

4.6.3. DCDC设计和布局要求

DCDC 电路由VBAT、 SW、 PGND、 LC功率滤波、及退耦电容组成。
1)功率电感选型：4.7uH，ESR≦0 .5Ω,Isat≧ 150mA，感值稳定。严禁使用不稳定的功率电感，例如有些功率电感，通过 100mA 电流时，感值<1uH，感值急剧下降。
2) DCVDD纹波≦50mV。
PCB布局要求：

1)“PGND管脚”就近大面积接GND，不区分PGND，且和LC滤波电路共地良好。

2. DCDC 电路远离MIC、 DAC、 触摸、RF等模拟和易受干扰模块；特别是 “SW走线和功率电感”处，禁止布线（多层板可以用地隔离）。
3. SW走线尽量短、粗、 不过孔，LC 网络尽量靠近主控放置，注意功率电感的辐射干扰。
4. DCVDD必须从LC滤波电容处引出，即走线经过 106 电容后，才能给其他模块供电，线宽≧0.5mm。
   

图 4-5 LC和PGND管脚共地良好

4.7.音频Audio设计

4.7.1. AUX输入设计

AUX和MIC共用通路，IO和详细资源介绍见前述 “ADC(AUX、 MIC)”小节。芯片支持模拟通路，详见前述 “DAC”小节。设计注意事项：
1）根据需求调整输入分压电阻，严禁输入饱和失真，一般≦2 .8Vpp。
2）可通过调整RC参数，限制输入频带。
3）必须分地，一般为AGND。
4）AUX 电路远离干扰信号，如数字信号、DCDC、RF等。

图 4-6 AUX输入电路

4.7.2. MIC输入设计

AUX和MIC共用通路，IO和详细资源介绍见前述 “ADC(AUX、 MIC)”小节。为保证MIC 的性能，请严格按要求设计：
1）MIC 只支持隔直电容方式输入，且MIC_LDO必须加RC滤波电路(10Ω+1uF)。

图 4-7 MIC输入电路接法

2）MIC头必须预留并联电容，以滤除高频干扰信号。
3）MIC信号预留串接电阻，用于大信号衰减。
4）MIC 电路必须远离干扰源，如DCDC模块电路、RF天线、数字信号等。

图 4-8 MIC地回路图

5）MIC必须分地，为AGND；地回路顺序为“MIC_GND->主控AGND->BAT-（在电池负极短接）”,走线尽可能粗；多层板、或受尺寸限制样机，可尝试AGND在主控处短接。（注意验证MIC/LINEIN/DAC 等是否有噪声）

4.7.3. DAC输出设计、噪声处理

DAC支持 “独立4声道、双差分、VCOMO直推”方式，详细资源介绍见前述 “DAC”小节。
DAC输出设计：
1）DAC 电路必须远离干扰源，如DCDC 电感、RF天线、数字信号等。
2）DAC差分直推方案，建议预留抗干扰电路，根据实际噪声情况，可适当的调整参数，L 的参考范围 10~ 560nH， C 的参考范围（10~ 100p）；或高频磁珠。

图 4-9 抗射频干扰电路

噪声处理：

噪声主要有 “辐射噪声、机械噪声、 电源噪声、及传导噪声”等。

1)辐射噪声

RF辐射噪声，如断开天线或降低发射功率可优化噪声。可通过增加抗干扰电路（LC滤波或磁珠）、喇叭加屏蔽、更改天线或者喇叭位置，加以优化解决。
电池线辐射噪声，如把电池及电池线，和喇叭及喇叭线分离可优化噪声。可通过增加抗干扰电路（LC滤波或磁珠）、 电池和喇叭线双绞、 电池线远离喇叭（电池体贴喇叭），加以优化解决。
功率电感辐射噪声，如改为LDO模式可优化噪声。可通过增加抗干扰电路（LC滤波或磁珠）、 DCDC 电感布局在 “喇叭另一侧”（通过PCB、 电池隔离）、更换有磁屏蔽效果的功率电感或叠层电感，加以优化解决。

2)机械噪声

DCDC 电感啸叫噪声，如断开喇叭线（悬空喇叭），依然存在噪声。可通过优化BTVDD 的纹波（修改DCDC配置）、功率电感远离磁铁、更改磁铁位置或磁性、确认电感焊接良好且无损坏，更换满足要求的电感电容，加以优化解决。

3)电源噪声

直接测量DAC 噪声和电源纹波，如抖动过大(≧5%工作电压）。可通过加大容值、采用阻抗小的线材，优化PCB，调整电压值，切换为LDO模式，加以优化解决。

4)传导噪声

关闭数字IO或跳变IO，噪声消失，可通过修改PCB用地隔离，或更换其他IO等。

4.7.4. SPDIF IN/OUT

芯片支持SPDIF IN和SPDIF OUT， 内置放大整形模块，详细资源介绍见前述“SPDIF”小节。注意事项：
1）输入信号加75Ω负载电阻。
2）同轴AV信号为 “模拟弱信号”，必须远离干扰源，且输入固定IO。

图 4-10 同轴信号输入电路

4.7.5. IIS输入、输出

芯片有ALNK0和ALNK1，详细资源介绍见前述“IIS”小节。

4.7.6.功放外设设计

功放一般用于音频的放大，驱动大功率喇叭，因此根据自身的需要，选择符合要求的功放IC，一般 “功放的最大输出功率”>“喇叭的额定功率”，注意以下事项：
1）严格审查功放资料，确认各项参数符合需求，如功率、THD+N、 SNR等。
2）根据功放功率和喇叭电阻，计算所需的电压，如电压不够，需加升压电路。
3）有FM方案的需选择支持AB类模式的功放。
4）功放工作电压较高，必须选择合适的耐压器件。
5）D类功放输出预留LC 电路，可优化杂散，喇叭线尽可能短。
6） “功放电源”和 “其他电源”尽可能分开独立供电，一般主控IC用稳压芯片供电；如无条件，必须星形供电（大容值处引出）。
7）BYPASS容值越大，功放上电时间越长，可防止功放输入的POP声。
8）功放电源线尽可能粗，衬底必须大面积铺地、或打孔补锡散热，一般大功率AB类功放建议加散热片。
9）功放地电流大，有干扰时，可尝试功放模块分地处理，在电池负极处短接。
10）严格参照功放手册设计和布局。

4.8.外设Peripherals

4.8.1. USBAVDD布线要求

USBAVDD 电源纹波要求Vpp<200mV，从IOVDD管脚单独布线到USBAVDD，且线宽>0.5mm 以上、应尽可能宽且短；需接退耦电容> 105（可更好的兼容USB外设）。

4.8.2. USB布线要求

部分芯片支持USB2 .0（具体支持型号参考下表）；DP、 DM必须接TVS管。
1）DM、 DP是差分信号，尽可能做90Ω差分阻抗设计。
2）DM、 DP必须差分对走线、等长，尽可能不过孔，立体包地，严禁分叉。
3）在“长度失配端”进行长度匹配。
4）走线尽可能短，尽可能减小DP、 DM 间距，且 “等距、对称、 ∠135 ︒弯曲”走线。
5）USB线两侧地，需打过孔保持连通性。
6）USB2 .0模式中：DP、 DM原则上禁止留测试点（如必须留，测试点尽可能小）。

4.8.3. NFC设计要求

1）芯片TX、 RX为固定IO，禁止更换。
2）LN1为NFC天线，谐振频率为 13.56MHz；假设天线寄生电容 100P，所需感值约为 1.38uH；一般尺寸越大、感值越大，感应效果越好。
3）可选购市面上的天线，或自行设计，一般感值越大越好。
4）任何NFC天线必须调谐，CN1取值为NC~ 100P， RN1取值为51K~270K。
5）由于NFC为弱信号，NFC模块务必靠近主控管脚放置，且立体包地，抗干扰。

图 4-11 NFC 电路

4.8.4.触摸设计和布线要求

内置触摸信号是弱模拟信号，清注意保护；是利用检测人体分布电容对触摸电容（寄生电容）
的影响，通过检测该电容量的变化，进而达到对触摸操作的识别。
1）尽可能提升人体和触摸片耦合程度，触摸铜箔尺寸尽可能大、触摸处模具厚度尽可能薄。
2）减少PCB走线寄生电容，最小安全线宽走线，最大线距。
3）触摸焊盘尽量靠近芯片放置，焊盘镂空（有干扰源的需地隔离）。
4）立体空间包地保护，远离数字、跳变信号，如SW、 功率电感、 天线、 电源、 晶振等
5）触摸片应选铜箔，平整贴合模具；不使用导电棉、金属外壳；其他外设严禁压到触摸片。

第5章.其他

5.1.静电

电子设备必须做防静电设计，因为在干燥低温的生产环境下容易产生静电，容易造成电子器件的损坏。

5.1.1.静电设计标准

接触放电≧ ±4KV；空气放电≧ ±8KV，设计需留有余量。
防静电设计

图 5-1 防静电处理电路

1）PCB地场设计必须完整，要求面积大，不存在破碎，细回路，板边连续。
2）敏感信号线严禁靠近板边走线。
3）FM、 BT天线必须远离静电入口，且天线入口处，必须加TVS管，规格要求见 “PCB 中天线部分”。
4）充电口必须加单向TVS管（有防浪涌除外）。
5） “缝隙、接口处电路”必须预留ESD管，如按键、 喇叭、MIC、 USB等。
6）在VCM退耦电容处，用 105 电容连接AGND和GND。
7）单向信号使用单向ESD管。
8）ESD管靠近静电入口处放置。

5.1.2. BTRF TVS管选型列表

表 5-1 优选的双向ESD管列表

5.1.3.生产防静电要求

请严格做好生产周期内所有阶段的静电防护。
1）所有生产、测试设备、工作环境，必须做防静电处理。
2）SMT 贴片、建议最后贴IC芯片。
3）生产、测试人员必须佩戴防静电手环、手套，穿防静电服、鞋子。
4）使用防静电材料包装、运输。

5.2.浪涌

电子设备必须做防浪涌设计，因为电网、 充电器的感性特性，会在充电瞬间产生浪涌电压，造成电子器件的损坏。

5.2.1.浪涌设计标准

一般抗浪涌电压≧ ±48V（标准必须根据产品的应用场景调整，如一些直充方案，充电器浪涌峰值 100V，则抗浪涌电压必须大于 110V），设计需留有余量。

5.2.2.防浪涌设计

1）充电口必须加浪涌保护电路；浪涌保护电路有：OVP保护IC、 单向TVS管、OVP+TVS，
根据需求选择，一般OVP优于单向TVS。
2）OVP型号有：LP5300F/TMI6401/TCB9225B(SOT23-6)。

图 5-2 充电口加单向TVS管

5.2.3.单向浪涌TVS管选型列表

表 5-2 48V标准优选的单向TVS管列表

备注：其它标准的TVS管可咨询上述供应商。

5.3.EMC/EMI

需要过电磁兼容性标准、 或需要进行电磁兼容性设计的方案，从以下方面优化电磁辐射和电磁干扰：
1）增加PCB屏蔽罩。
2）高速信号线加磁珠、LC、 RC滤波电路，如USB、 SD、 LCD等信号。
3）多层板，信号线和电源线走中间层。
4）合理布局，使 “带辐射的走线”尽可能短。
5）PCB板边连续地，且有完整的地平面。
6）易受干扰的信号注意保护，如走内层、地隔离、地包裹等。

5.4.装配注意事项

由于整机环境直接影响产品的性能，因此必须重视整机的装配，注意装机的一致性。
装配注意事项：
1）电池需要固定安装，如靠近天线方案，则必须贴海绵胶垫高处理，且尽可能拉大与天线的距离，保证装配一致性。
2）电池、 电池线、 喇叭线、MIC线，禁止压到天线。
3）建议电池线和喇叭线进行双绞线处理，且分开装配，可防止电池线和喇叭线的耦合干扰。

图 5-3 双绞线示意图