AC710N硬件设计指南V1.2

📎 原始文档：https://www.kdocs.cn/l/cvdMND6fgXUr

AC710N硬件设计指南V1.2

珠海市杰理科技股份有限公司 Zhuhai Jieli Technology Co.,LTD

版权所有，未经许可，禁止外传
目录
第 1章.概述................................................................................................................................................... 5
1.1.芯片简介................................................................................................................................................ 5
1.2.设计原则................................................................................................................................................ 6
1.2.1.产品设计原则：安全、稳定、可靠...........................................................................................6
1.2.2.硬件设计原则：便于量产、便于测试.......................................................................................6
第2章.原理设计........................................................................................................................................... 7
2.1.电源........................................................................................................................................................ 7
2. 1.1.充电管理（VPWR、VBAT） .....................................................................................................7
2. 1.2. VBAT ............................................................................................................................................. 8
2. 1.3. VMAX ............................................................................................................................................8
2. 1.4. DCDC/LDO ................................................................................................................................... 8
2. 1.5. IOVDD ........................................................................................................................................... 8
2. 1.6. SDPG ............................................................................................................................................. 8
2. 1.7. HPVDD .......................................................................................................................................... 8
2. 1.8. MIC_ LDO/MIC_ BIAS .................................................................................................................. 8
2. 1.9. VCM ...............................................................................................................................................9
2.2.晶振........................................................................................................................................................ 9
2.3.射频........................................................................................................................................................ 9
2.3.1. BT蓝牙..........................................................................................................................................9
2.4.音频AUDIO .......................................................................................................................................... 9
2.4.1. ANC（主动降噪） ....................................................................................................................... 9
2.4.2. ADC（MIC、 AUX） ................................................................................................................. 10
2.4.3. DAC ............................................................................................................................................. 10
2.4.4.数字MIC（PDM_ DMIC） ....................................................................................................... 11
2.4.5.数字IIS（ALNK） .................................................................................................................... 11
2.5. Peripherals ............................................................................................................................................ 11
2.5.1. ADC（SARADC） ..................................................................................................................... 11
2.5.2. LP_ T。uch（LPCTM） .............................................................................................................. 12
2.5.3. IIC ................................................................................................................................................ 12
2.5.4. SPI ................................................................................................................................................ 12
2.5.5. UART ........................................................................................................................................... 12
2.5.6. SD ................................................................................................................................................. 12
2.5.7. USB .............................................................................................................................................. 13
2.5.8. QDEC ........................................................................................................................................... 13
2.5.9. NTC .............................................................................................................................................. 13
2.5.10. Timer（TMR/CNT/CAP/PWM） ............................................................................................. 13
2.5.11. CLKOUT .................................................................................................................................... 13
2.5.12. MCPWM .................................................................................................................................... 14
2.5.13. PWM_ LED ................................................................................................................................ 14
2.6. GPIO ..................................................................................................................................................... 14
2.6.1. IO上下拉电阻、上电默认配置................................................................................................ 14
2.6.2. IO驱动电流、状态、 高压IO(HVT) ........................................................................................ 15
2.6.3.数字外设和IO重映射.............................................................................................................. 16
第3章.硬件设计......................................................................................................................................... 16
3.1.产品结构、板层设计.......................................................................................................................... 16
3.2.天线设计.............................................................................................................................................. 17
3.3.地场设计（关键项） .......................................................................................................................... 18
3.4.晶振设计.............................................................................................................................................. 19
3.5.电源设计.............................................................................................................................................. 20
3.5.1.供电场景及范围.........................................................................................................................20
3.5.2.芯片外围物料取值.....................................................................................................................20
3.5.3. DCDC设计（关键项） ..............................................................................................................21
3.6.音频ADC设计....................................................................................................................................23
3.6.1. MIC输入设计............................................................................................................................. 23
3.7.音频DAC设计....................................................................................................................................25
3.7.1. DAC驱动&HPVDD供电.......................................................................................................... 25
3.7.2. DAC输出设计............................................................................................................................ 25
3.8. LP_ TOUCH 内置触摸设计（LP_ CTMU） ...................................................................................... 27
3.9. NTC检测电路设计............................................................................................................................. 28
3.10.防静电设计........................................................................................................................................ 28
3.11.防浪涌设计........................................................................................................................................ 29
3.12. EMC/EMI 防护设计.......................................................................................................................... 30
第4章.开发、生产、量产说明.................................................................................................................30
4.1.烧写、升级、测试说明...................................................................................................................... 30
4.2.耳机生产装配说明.............................................................................................................................. 31
4.3. TWS生产配对说明.............................................................................................................................31

修改记录

本文档用于指导硬件设计，其中 “概述”描述芯片简介和相关设计原则， “原理设计”描述原理和相关接口信息， “硬件设计”描述设计细节和相关注意事项。 “开发、生产、量产说明”描述烧写升级和相关生产装配说明。

第 1章. 概述

1.1.芯片简介

AC710N系列芯片是集成蓝牙模块的32 位SOC，主推高性能低功耗的蓝牙及音频应用，如TWS、 OWS、 立体声耳机（头戴式/中控类/插卡式）、无线话筒、领夹麦等，支持ANC功能。

芯片特色：

● 内置PMU管理单元，支持软关机、低功耗蓝牙连接和待机
● 内置充电管理单元，支持3 .7V锂电池充电，最大充电电流225mA
● 内置OCP管理单元，支持芯片VBAT供电过流保护
● 内置LDO3V常开输出电源IOVDD， 电压档位可调，最大可驱动 120mA外设负载
● 内置LDO3V可开关输出电源SDPG，专用于SD/TF卡，驱动电流30或300mA
● 内置FLASH代码存储单元，支持重复烧写升级
● 内置2路16/24位Audio ADC（集成前置信号放大单元），可选模拟MIC（或AUX）输入
● 内置2路16/24位Audio DAC（集成功率输出放大单元），支持单端/差分/VCMO输出
● 集成全硬件实现的 ANC模块，支持双混合馈自适应系数ANC
● 集成蓝牙基带、调制解调器及模拟RF模块，支持Bluetooth 6.0双模
● 集成时钟控制单元，支持外置晶振提供时钟源（典型外挂24MHz主系统晶振）
● 具备丰富的数字外设和IO重映射功能，除固定IO接口外，其余IO可依据芯片规格书灵活分配
● 所有GPIO可配置唤醒口（边沿触发），软关机唤醒时，除USBDM/DP/PP0外，IO状态可保持
● 所有GPIO可配置上下拉电阻，支持推挽输出和高阻态配置，支持多档电流驱动
● 支持 10-bit ADC模拟采样功能
● 支持DAC大功率输出（如20/30/50/80/100mW@16ohm)，输出功率由HPVDD 电压决定
● 支持SD 数字接口以及 SDPG 供电接口，支持本地多媒体音乐播放
● 支持Full Speed USB代码升级及本地多媒体音乐播放
● 支持UART 串口打印、 串口升级代码等功能
● 支持LP_CTMU 低功耗高精度触摸检测功能
● 支持PWM_LED硬件单元，支持单IO推双灯等功能
● 支持IIC、 SPI、 Timer/PWM/CLKOUT、 QDEC、 MCPWM、 ALINK（IIS）、红外接收等功能
芯片框架：
AC710N芯片集成蓝牙模块、PMU 管理模块、 内存管理模块、AD/DA 低噪声音频模块、ANC 降噪模块，具备丰富的数字外设资源。

图 1-1 AC710N硬件框架

1.2.设计原则

1.2.1. 产品设计原则：安全、稳定、可靠

1、 产品必须满足静电标准：接触放电大于±4KV，空气放电大于±8KV，设计留有余量。
2、 产品必须满足抗浪涌：一般大于±48V（标准必须根据产品应用场景调整），设计留有余量。
3、 产品必须做好电源保护，如防过压/防过流/防反接/防浪涌等。
4、 产品若用电池供电，要求电池电压0V时，充电下产品必须能正常工作，不依赖于电池电压。
5、 产品必须支持长时间运输（如船运模式），出厂时特殊配置进入极限最低功耗。
6、 TWS产品尽可能选择可靠配对方式， “双击配对”容易产生混配，如客户确实需要，标红此功能负面影响。

1.2.2. 硬件设计原则：便于量产、便于测试

一、 原理图设计

要求兼顾功能和性能，设计时务必考虑安全、稳定、可靠。
总的原则是，优先功能模块化设计，参考典型电路方案，合理元件选型，留有余量设计，在标识上务求准确可靠、简洁明了，保证后续软件开发的便捷、可靠、 高效。
特别注意事项（IO分配原则）：
1）务必考虑IO 电气干扰，如避免在敏感模拟信号旁边分配高速数字跳变信号等。
2）务必考虑IO特殊状态（如上电、软关机、掉电唤醒、长按复位、合绑等）。
3）务必考虑IO 电气特性，如IO驱动电流、耐高压、上下拉电阻、IO 内阻等特性。
4）务必考虑产品设计便捷性。合理IO分配，使产品最优化设计，便于缩短项目开发周期。

二、PCB设计

优先以下流程开发：结构设计、板层设计->天线->地场->晶振->电源->敏感信号等。
1）结构设计：模具最优化设计。射频/音频应用时，务必考虑天线、MIC、 喇叭等结构设计，以最大化发挥产品性能。
2）板层设计：优选多层板，可以提供完整地平面和信号线布局空间。若是单层板/2层板设计，则严格要求地回路阻抗小。
3）天线设计：选择合适的天线类型，和摆放空间。(蓝牙一般优选倒F天线)
4）地场设计：多层板必须留一层完整的地平面；双面板或单面板，地回路要合理设计。 （地直接影响系统性能）
5）晶振设计：远离干扰源。
6）电源设计：关注电源退耦电容、 电源布局、和线宽线长。
7）敏感信号设计：如 “DAC、 MIC、 LINEIN、 触摸”等功能模块或走线，注意远离干扰等。

第2章. 原理设计

AC710N 内置“充电管理、DCDC 电源、LDO 电源（3 .0V IOVDD、SDPG、MIC_LDO/BIAS），晶振，蓝牙，2路独立AUDIO ADC、2路独立AUDIO DAC、16路SARADC (10bit)、5路LP_Touch、 USB、 1个PWM_LED单元、2组SPI、2组UART、 1组SD、 1组ALINK (IIS)、 1 组QDEC (2相)、 1组IIC、 2组MCPWM、 4个Timer、 4路PWM、 IR红外接收、2路PLNK (数字MIC）、 内置上下拉电阻、 多档驱动电流、耐5V输入IO”等资源。

2.1.电源

2.1.1. 充电管理（VPWR、 VBAT）

芯片内置充电管理，支持输入VPWR≤5 .5V，输出 VBAT=4.2V或4 .4V或4.5V，最大恒流充电 Imax=225mA， VPWR支持单独给系统供电（仅支持LDO模式）。
使用外置充电时，VPWR 可用于充电插拔检测。

2.1.2. VBAT

VBAT是整个芯片的供电输入端，供电电压 “IOVDD+300mV”<VBAT≦4 .5V，一般接电池。要求VBAT和IOVDD压差>300mV，且IOVDD 电压>（FLASH工作电压或LVD 电压）。
注：部分型号VBAT管脚命名为VBAT（OCP），支持芯片端过流保护（需软件配置OCP使能）。

2.1.3. VMAX

VMAX是快充IO控制脚，专用于外置 “电压跟随充”电路控制，支持更大电流高效率给电池充电（要求配套的充电仓为恒流输出）。

2.1.4. DCDC/LDO

芯片内置 l路DCDC，支持DCDC或者LDO模式，DCDC模式存在DCDC辐射、及电源扯动等固有特性，设计上注意规避。

2.1.5. IOVDD

IOVDD是LDO稳压输出， 电压档位可调，最大输出电流Imax=l20mA@3 .0V (包含主控IO和系统消耗)，在VBAT或VPWR不掉电情况下，IOVDD为常带电电源，无法关闭（软开机方案，IOVDD 连接外设，注意避免漏电）。

2.1.6. SDPG

SDPG 是 3.0V 电源域可开关输出电源，固定出口(PP2)，输出特性约为 IOVDD，一般用于 SD/TF 卡供电，也可用于其他外设(需注意卡的扰动)，支持强驱和弱驱，驱动电流30或300mA。

2.1.7. HPVDD

HPVDD是 DAC 电源输入端，其电压大小决定DAC模块输出功率。
注 l：部分型号HPVDD和DCVDD芯片内部合绑（命名DCVDD）。
注2：部分型号HPVDD为独立管脚，需和DCVDD/IOVDD/外置DCDC供电短接。

2.1.8. MIC_LDO/MIC_BIAS

MIC_LDO/MIC_BIAS 是用于 MIC 差分或单端电路供电的输出电源，默认不需要退耦电容。
其中， MIC_LDO 是LDO 稳压输出，输出范围 2V ≦ MIC_LDO ≦ 3V， 电压档位可调， 固定和 MIC_BIASA管脚合绑。MIC_BIAS有A/B 2组，可选上拉0 .3K~ l0 .5KΩ输出。
注 l：多路MIC，可任选MIC_BIASA/B独立供电，或共用MIC_LDO供电（共用时，需验证是否有串扰噪声问题）。
注2：驻极体MIC单端隔直/差分隔直，须占用MICBIAS/MICLDO供电，不能使用普通IO供电，因为可能存在串扰噪声问题，硅MIC则无此限制。

2.1.9. VCM

VCM 是音频参考电源。

2.2.晶振

芯片有 1组晶振接口XOSCI/XOSCO，一般接24M 晶振。

2.3.射频

2.3.1. BT蓝牙

BTRF是2 .4G蓝牙天线接口，工作频段：2.402~2.480GHz，必须配套2 .4G蓝牙天线，以保障蓝牙收发性能。

2.4.音频AUDIO

2.4.1. ANC（主动降噪）

图2-4-1 ANC框架

芯片内置全硬件实现的主动降噪（ANC）系统，有2路通道（IN0/IN1)输入，2路通道(OUT0/OUT1)输出。支持前馈（FF）、反馈（FB）、混合馈（Hybrid）降噪；支持同时ANC 降噪和语音通话，互不干扰。输入时,ANC支持2路模拟麦ADC（A/B）和4路数字PDM麦进行六选一输入（IN0、 IN1)；输出时,ANC支持2路DAC（L/R)输出(OUT0可选IN0/IN1/IN0+IN1、 OUT1可选IN0/IN1/IN0+IN1)；
FB支持 46.875~ 750KHz 采样率,FF最低为FB 的 16分频，支持多段 IIR 滤波器级联，且每段滤波器系数独立自由配置；支持回声消除（AFC）和啸叫抑制（HOWL_DET）；支持淡入淡出（FIFO）；支持动态范围控制（DRC）。
支持 FF、 FB、 CMP 采样率独立可配；支持在线更新滤波器。
支持风噪检测、 智能免摘、广域点击、佩戴（贴合度）检测等功能。

2.4.2. ADC（MIC、 AUX）

ADC有2路独立通道（A/B），支持8~ 192kHz采样率， 16 /24bit数据；支持模拟MIC、 数字 MIC， 以及 “LINE IN”输入，可选单端或差分。
MIC_x0是单端省电容MIC输入（专用），AIN_xN是差分负输入端（专用），AIN_x0/x1是同等的差分正输入端(也是单端信号输入端)， x为A/B通道。
MIC_BIASx 是MIC差分或单端的供电电源，可选上拉0.3K~ 10.5KΩ输出， x为A/B通道。 其中 MIC_BIASA，固定和MIC_LDO合绑，可作强驱LDO稳压输出。
注：实际应用拓展，请查阅SDK可视化工具配置调整（或联系SDK项目组开发支持）。

2.4.3. DAC

DAC有2路独立通道，包括“DACLP/DACLN”、“DACRP/DACRN”，支持2声道单端（LP/LN、 RP/RN）、2声道差分（LP+LN、 RP+RN）、2声道直推公共端（LP+LN、 RP+LN， LN为VCMO 公共端)模式，支持 8~384KHz 采样率， 16/24bit 数据，ADC结构上相互独立。

2.4.4. 数字MIC（PDM_DMIC）

PDM是数字麦克风接口， 由 DAT0、 DAT1、 CLK 组成，可任意映射到 PA/PB/PC 口。

注意：AC710N最多支持4路数字MIC输入，但同时只能处理2路数据。比如，MIC1/MIC2共用DAT0通道，L/R接低电平，可实现CLK上升沿采样数据。MIC3/MIC4共用DAT1通道，L/R接高电平，实现CLK下降沿采样数据。

2.4.5. 数字IIS（ALNK）

芯片内置 1个ALNK模块（Audio Link），是一个通用双声道音频接口，用于外设DAC或ADC，支持DMA。 支持4路独立双向通道（输入或输出）DAT0~DAT3，可相互独立工作，可任意映射到 PA/PB/PC 口。

2.5.Peripherals

2.5.1. ADC（SARADC）

ADC是10Bit ADC，共16通道，固定IO。

注：PC1作为NTC检测时，为特殊trim IO， 内部上拉指定200K时，可省外部 1%精度上拉电阻。使用其他SARADC功能IO，则外挂 1%精度上拉电阻，不可省。
注：PB4支持ADC采样输入，但需通过软件配置模拟多路开关AMUX选中。

2.5.2. LP_Touch（LPCTM）

LP_Touch是低功耗触摸检测模块(Low Power Capacitive Touch Module， LPCTM )，利用人体分布电容对触摸电容的影响来进行检测，支持低功耗唤醒，共5个通道，固定IO。

注： 内置触摸是敏感的模拟信号，减少触摸通道应用，有助于减少干扰，提高生产良率。

2.5.3. IIC

IIC是一个标准的遵守IIC协议的串口通讯接口，支持主机和从机模式，上拉电阻越大，频率越低，共 1通道，可任意映射到PA/PB/PC 口。

2.5.4. SPI

SPI是一个标准的遵守SPI协议的串口通讯接口，共2组，SPI0/SFC为系统自用，固定IO；SPI1 接口支持CPU控制，支持单向DMA(不能同时收发)，可任意映射到PA/PB/PC 口。

2.5.5. UART

UART有UART0、 UART1，支持接收带循环Buffer 的DMA模式和普通模式，可任意映射到 PA/PB/PC 口。

2.5.6. SD

SD是一个标准的遵守SD协议的串口通讯接口，只有 1个模块；只支持主机模式；支持 1 bit
和4 bit模式；支持高速和低速模式，时钟最高50MHz；支持命令DMA和数据DMA，且相互独立，可以同时做DMA；可任意映射到PA/PB/PC 口。

2.5.7. USB

USB是一个Full Speed（USB1 . 1），支持普通IO功能，USBDP、 USBDM为固定IO。
USB1 . 1通信频率 12MHz。

2.5.8. QDEC

QDEC是正交编码器检测模块，支持2线输入。支持4phase、2 phase、 1 phase三种模式，一般旋转编码使用 1 phase， 鼠标滑轮使用2 phase；模块自带定时器，可独立定时检查；可任意映射到 PA/PB/PC 口。

2.5.9. NTC

NTC 是热敏电阻检测，用于检测温度变化范围。
注：PC1作为NTC检测时，为特殊trim IO， 内部上拉指定200K时，可省外部 1%精度上拉电阻。使用其他SARADC功能IO，则外挂 1%精度上拉电阻，不可省。

2.5.10. Timer（TMR/CNT/CAP/PWM）

Timer有Timer0~Timer3共4个32位定时器，支持定时TMRx/计数CNTx/捕捉CAPx/PWMx， x=0~3；驱动源可以选择 “内部时钟”或 “外部信号”，支持上升沿/下降沿捕获功能，可以测量外部信号电平宽度，可任意映射到PA/PB/PC 口。
注：每个Timer都有独立的IRFLT（专门用于滤除红外接收头上窄脉冲信号的硬件模块），支持同时接收4路红外信号。

2.5.11. CLKOUT

CLKOUT有2组时钟输出（Clk_out0/1、Clk_out2），支持crossbar将内部时钟信号驱动至片外，用于测试或特殊用途。

2.5.12. MCPWM

MCPWM 模块包括：2 个 MCTimer 时基(TMRxCK)， 2对独立 PWM 通道(PWMCHxL/H)， 2 路 FPINx 故障保护输入，x=0~ 1； MCTimer 是 16 位定时器；MCPWM 支持运行中更改频率、 占空比，支持灵活配置每对通道的电平状态，支持编程死区控制，支持硬件故障输入 FPIN；可任意映射到 PA/PB/PC 口。

2.5.13. PWM_LED

PWM_LED，是通过脉冲宽度调节控制 LED 的亮度与亮灭的一个硬件模块，只有 1个模块，只能产生一个激励，支持单IO推单灯，或单IO推双灯，可任意映射到PA/PB/PC 口。
注：区别于Timer（PWM）推灯，PWM_LED支持更灵活的推灯样式，不需要软件不断地介入去修改占空比，对外部的干扰更小。

2.6.GPIO

2.6.1. IO上下拉电阻、上电默认配置

IO 内置上下拉电阻偏差为 “±20%”

芯片上电开机IO初始状态：

注：PB4支持长按低电平复位，可软件烧写屏蔽

2.6.2. IO驱动电流、状态、 高压IO(HVT)

备注：
1、 IOVDD是3.0V 电源域；当2 IOVDD<5 .5V 时，高压IO耐压≦2IOVDD（PB6 除外）。
2、 VPWR（PP0）、SDPG（PP2)、 VMAX（PB5）、USBDM/DP为专用外设，不推荐做普通 IO应用。

2.6.3. 数字外设和IO重映射

AC710N具备丰富的数字外设和IO重映射功能，除固定IO接口外，其余IO可依据芯片规格书灵活分配。
注 1：模拟音频、 内置触摸、ADC检测、USB、 SFC/SPI0、ISP等外设，为固定IO，严禁随意分配。
注2： SPI1、 UART、 IIC、 SD、 QDEC、 ALNK（IIS）、PLNK（数字MIC）、MCPWM、 Timer、 PWM_LED等外设，支持crossbar 映射，可灵活分配IO，支持映射到除PF组外的IO，如PA组、PB组、 PC组、PP0、 PP2、 USBDM、 USBDP。

<备注>

1）不推荐crossbar 映射到PP0。 因为PP0（VPWR），专用于内置充电输入，或做普通IO时，也仅用于IO按键或输入检测功能。
2）不推荐crossbar 映射到PP2。 因为PP2（SDPG），专用于SD/TF卡供电，或做普通IO时，也仅用于IO按键或输入检测功能。
3）不推荐crossbar映射到PB5。 因为PB5（VMAX），专用于电压跟随充控制，要求配套充电仓为恒流输出，支持更大电流高效率给电池充电。
4）不推荐crossbar映射到USBDM/DP。 因为USBDM/DP，专用于USB功能应用，或做普通IO时，也仅用于IO按键或输入检测功能。

第3章. 硬件设计

以蓝牙产品为例，优先以下流程设计：
产品结构、板层设计->天线->地场->晶振->电源->敏感信号设计等

3.1.产品结构、板层设计

项目立项前期必须重点评估产品结构， 以最大化发挥无线射频、 声学音频性能。
重点留意“天线”、“MIC”、“喇叭腔体”的结构位置，要求“天线”有足够的辐射空间、 “MIC”
利于声音高质量采集等， “喇叭腔体”利于声音高质量传输等， 以向客户提供优越性能的产品。
例如：天线周边的金属材料会干扰天线性能，天线位置靠近人体会阻隔辐射等。尽可能结构设计时，给天线有足够的立体空间，天线尺寸越大、 天线性能越好。
例如：MIC和喇叭选型、腔体设计、装配设计，要求一致性优良。 出厂前务必做好声学结构设计， 以利于后续软件算法，最大化发挥声学性能。
PCB 板优选多层板，以提供完整的地平面和信号线布局空间。单面板或双面板设计，则严格要求电源信号完整性，要求 “地回路阻抗小”。
好的产品结构和板层，可以高效、快速的推进项目实现和落地， 以最低的时间成本获取收益。

3.2.天线设计

天线必须有足够的立体空间。
天线选型，需结合产品的外观、尺寸、 结构、使用场景决定。
BT 蓝牙天线常用的有“板载、陶瓷、FPC”3 种；原理上一般有“单极、双极、 回路(Loop)”，天线效率理论上“单极>双极>Loop”，但是单极天线容易受周围材料影响，从而改变天线特性。根据天线空间和产品外观，选择合适的天线：
小尺寸的产品，优选顺序为： “FPC->陶瓷->板载”(原理上：单极->双极->Loop)；
大尺寸的产品（长边≧4CM），直接设计板载天线（原理上：单极->双极），板载天线类型有“倒 F、 蛇形、I 型等”，考虑稳定性，首选倒 F 型。

一、 原理图设计

图3-2-1 天线电路
1）天线预留T型或π型匹配网络，且靠近天线端处TVS管不可省（寄生电容≤0.6pF)。如有必要，可增加滤波器衰减蓝牙高次谐波信号，防止杂散超标；
2）天线匹配需采用高精度电感、 电容（高频物料），保证产品蓝牙性能及一致性；物料取值，参考网分仪匹配调整，或根据实际测试结果调整。
原则上，每款机型，都需通过调整匹配，达到最佳的蓝牙性能。

二、PCB设计

1、 天线布局
1)根据空间结构，必需合理选择天线类型和布局位置，远离电池、 喇叭、触摸铜箔、人体等。
2) “天线”和“地”必需要统一设计，要求地平面完整，空间足够。
3)天线必需靠近板边放置，净空区尽可能大，至少≧3mm。
4)天线背面禁止任何走线、及敷铜，必需镂空。
5)天线必需远离 “DCDC 电路、翻转IO”等，减少对RF 的干扰。
6)天线必需远离DAC、 MIC等电路，减少RF辐射导致的射频噪音。
2、 匹配网络、传输线50欧姆设计
蓝牙天线匹配网络有：T 型、 Π型、 L 型；前期设计上，小尺寸天线选T 型，大尺寸天线选Π型；最后实际使用一般是 L 型；任何一款“天线”或“样机”必须做阻抗匹配，匹配参数以实际调试为准。

图 3-2-3 BTRF传输线（白色线）

1）天线匹配网络及传输线，要控制好50欧阻抗设计。可要求板厂设计实现，也可使用阻抗计算工具（如 SI9000），根据 “板厚、板层、板材、铜厚”合理设计 RF 传输线的 “线宽、线距”。
2）匹配物料要求紧凑摆放，周边地场干净完整。布局上需避开晶振、MIC、 DAC等敏感信号，以及高速数字翻转信号。
3)传输线，走线尽量短，禁止有分支。
4)传输线，走线尽量直线引出，避免90度拐角走线。
5)传输线，两侧的地打过孔墙，一般按 1-2mm 的间距打过孔墙。

3.3.地场设计（关键项）

优秀的地场设计，可以有效降低各类噪声，提升RF、 DAC、 ADC 等性能和抗静电能力，请重点关注；
AC710N 主要有 3种地网络：
1）GND：一般包括“逻辑、数字、控制、 电源、蓝牙”等地回路。
2）AGND：一般包括 “MIC、 DAC”等音频模拟地，及音频相关的电源模拟地。
3）PGND：一般包括DCDC 电源相关的地回路。
设计注意事项：
1、 音频方案，严格区分 GND（数字）和AGND（模拟）。 （不分地，存在音频噪声风险）
1）模拟音频（MIC/DAC)相关电路的AGND，独立走线回主控AGND。
2）AGND 回路要求无噪声（即电流平稳，无抖动），一般短接于电池端、 或功放bypass处，走线≧0 .5mm；有功放方案，一般区分功放地、主控地，且各自独立在电池端短接， 电池尽量布局在功放和主控中间。
2、 DCDC 方案，严格区分 PGND 和 GND。 （不分地，存在蓝牙性能变差风险）

1）PGND 管脚，禁止直接和芯片衬底地表层短接。

2）PGND可在VBAT退耦电容地打过孔到背面和主地GND短接，或单独走线到电池地短接。

注： LDO方案无此限制，可统一GND设计。
3、GND到电池负端阻抗尽可能最小，即走线、 铺地尽可能宽， 4层PCB 必须设计一层完整
的铺地地层。地回路路径（包括电池负端到锂保IC）不能出现窄带、细线、破碎的地面。
4、主控和其各电源退耦电容必须共地良好，严禁破碎。
图 3-3 完整的中间地层

3.4.晶振设计

AC710N有1组晶振接口，一般接24M 晶振。
注 1：产品必须选择精度高、 稳定性好、 可靠性强的晶振，这将直接决定产品的射频性能，决定系统的稳定性和可靠度，差的晶振会导致各种不可预期的问题，甚至给客户直接带来经济损失。
注2：产品出厂前，必须用我司《蓝牙测试盒》等工具，测试频偏(± 10KHz 以内），如偏差过大，可以测试盒校准，或修改外挂负载电容。
注3：如产品性能异常，可关注晶振设计，围绕晶振选型、布局、走线、接地回路等排查优化。

一、 原理图设计

图3-4-1 晶振电路（24MHZ）

1. 24M晶振规格：±10PPM，9PF的负载电容。 （电容位默认NC）
   2)晶振管脚邻近IO 口，严禁分配高速翻转信号，如SPI、UART等，以保证系统性能及稳定性；

二、PCB设计

图3-4-2 晶振layout参考（多层板）

1）晶振需远离高频数字、敏感模拟、RF和易受干扰模块。
2）晶振布线不宜过粗、过长，尽量用地线包裹屏蔽，减少其他干扰源的影响；
3）晶振下方必须必须完整铺地，禁止走线（如电源/敏感信号等）。多层板设计时，晶振及外挂负载电容表层和相邻内层净空，不做铺地处理， 以减少寄生电感、 电容。

3.5.电源设计

3.5.1. 供电场景及范围

AC710N 内置电源输入管理单元，支持VBAT单独给系统供电，也支持VPWR单独给系统供电。设计时，需留意供电场景及电压范围。

Table 3-5-1 供电场景

3.5.2. 芯片外围物料取值

AC710N芯片外围物料，可选标准方案、省成本方案（默认），根据需求选择。

图3-5-2 芯片外围物料取值

3.5.3. DCDC设计（关键项）

AC710N 内置 1路DCDC，支持DCDC和LDO模式。其中，DCDC模式存在DCDC辐射、及电源扯动等固有特性，设计上注意规避。
基本设计原则
1）严格参考标准原理图，选型设计。
2）各电源退耦电容靠近主控IC放置，且电容和主控必须共地一致，严格控制“地回路阻抗”。
3）各电源（大电流通路）布线线宽建议≧0 .5mm，留有余量设计（一般经验50mA/0 . 1mm）。
4）电源走线优先路径最短化，尽量远离板边走线，以免引入干扰。走线时，要求电源（退耦电容大容值处）星形走线给各分支模块供电，先经退耦电容，再供电给各分支模块电源管脚。
5）如产品蓝牙性能异常，可关注DCDC 电源设计，建议和LDO模式对比。围绕功率电感选型、布局、走线、PGND接地回路设计等排查优化。

一、 原理图设计

图3-5-3-1 电源模式（DCDC）
DCDC 电路由 VBAT、 SW、 PGND、 LC功率滤波及退耦电容组成，请严格参考原理图设计，尤其关注PGND分地设计、 功率电感、退耦合电容选型及设计要求。
1)功率电感选型：10uH，DCR尽可能小（如≦2Ω),SFR≧20MHz，Isat/Irms≧200mA，感值稳定。严禁使用不稳定的功率电感，例如有些功率电感，通过 100mA 电流时，感值<1uH，感值急剧下降。
2) DCVDD 纹波≦50mV。
3)注意电源退耦容值随电压升高而下降，请确保其工作电压下的容值≈标称值。
4)主控电源退耦电容，优选大封装尺寸（如0402及以上）， 以保证工作电压下的容值。
主控VBAT、DCVDD退耦电容耐压值要求≧ 16V，主控其他电容耐压值≧6 .3V；
其他外设电容依据其工作电压要求选择（防止浪涌、过冲击穿），一般5V 电源域耐压值≧ 16V。
5)使用原装电容(非拆机、 劣质电容)， 以保证容值、和品质。
6)各退耦电容容值和要求请参照“标准原理图”。

二、PCB设计

1）DCDC方案必须区分PGND和GND（LDO方案无此限制）。
2）DCDC方案，PGND 管脚，禁止直接和芯片衬底地表层短接。PGND可在VBAT退耦电容地打过孔到背面和主地GND短接，或单独走线到电池地短接。
3）功率电感尽量靠近主控， SW 走线尽量短、粗、 不过孔。
4）功率电感避免正对喇叭，需远离MIC、 DAC、 触摸、RF、 磁铁等模拟和易受干扰模块。特别是 “SW 走线和功率电感”处，禁止布线（多层板可以用地隔离）。
5）DCDC退耦电容地，必须短且大面积回到主控衬底GND处，主控衬底GND要大面积铺地回电池地，尽量保证某一层完整地。
6）DCVDD 必须从 LC 滤波电容处引出，即走线经过 106 电容后，才能给其他模块供电，线宽≧0 .5mm。
7）VBAT 105退耦电容地，酌情远离DCVDD 106 电容地及晶振地。
8）注意功率电感的辐射干扰，优选屏蔽性能好的大尺寸封装电感。

图3-5-3-2 DCDC方案Layout参考

（4层板_PGND在VBAT退耦电容地处打过孔到内层主地GND短接）

3.6.音频ADC设计

AC710N 内置2路16/24位独立通道ADC，支持模拟MIC和AUX输入（共用通路），可选单端或差分，使用时根据应用场景选择。

3.6.1. MIC输入设计

MIC支持单端省电容（仅支持驻极体MIC）、单端隔直（支持驻极体MIC/硅MIC）、差分隔直（支持驻极体MIC/硅MIC）模式，使用时根据需求选择。

一、 原理图设计

图3-6-1-1 模拟麦方案
图3-6-1-2 FF & 双麦ENC方案
1）MIC管脚邻近IO，严禁分配高速数字翻转信号，如PWM、 UART等，防止干扰音频性能。
2）MIC信号管脚预留对地电容物料， 以滤除高频干扰信号。
3）MIC器件地为模拟地，走线时必须单独连接到主控IC模拟地AGND， 以保证地回路干净。
4）MIC信号输入端附近，预留静电管，可提高抗静电能力。
5）MIC信号输入端附近，预留串联电阻、磁珠及对地电容料，可防止EMI/EMC杂散超标。

头戴式和中控类单馈ANC方案设计（关键项）

图3-6-l-3 单馈ANC & Talk_MIC（数字麦/驻极体MIC）方案
l）多路MIC，可任选MIC_BIASA/B独立供电，或共用MIC_LDO供电（共用时，需验证是否有串扰噪声问题），MIC_BIAS/LDO给外设MIC供电时，默认都不需要接退耦电容。
2）驻极体MIC单端隔直/差分隔直，供电优选MIC_LDO/MIC_BIAS，不能使用普通IO供电，因为可能存在串扰噪声问题，模拟硅MIC，则无此限制。
3）驻极体MIC差分隔直，MIC两端偏置电阻阻值建议接近， 以保证动态范围。
4）MIC应用时，相关通道IO/电源，其与邻近IO尽量不接高速翻转的数字信号， 以避免串扰。

二、PCB设计

l）MIC 电路必须远离干扰源，如RF天线、数字信号等；
2）MIC信号物料及布线路径尽量用地线包裹屏蔽，减少其他干扰源的影响；
3）MIC必须分地，为AGND；地回路顺序为“MIC_GND->主控AGND->功放Bypass 电容地或总电源地入口处（如电池负极）短接”，走线尽可能粗；多层板、或受尺寸限制样机，可尝试AGND在主控处短接。 （注意验证MIC/AUX/DAC等是否有噪声）

图 3-6-l-4 MIC地回路及差分走线说明

3.7.音频DAC设计

3.7.1. DAC驱动&HPVDD供电

AC710N支持DAC大功率输出（如20/30/50/80/100mW@16ohm喇叭)，输出功率由HPVDD 电压决定。
注 1：部分型号HPVDD和DCVDD芯片内部合绑（命名DCVDD）。
注2：部分型号HPVDD为独立管脚，需和DCVDD/IOVDD/外置DCDC供电短接。

图 3-7-1 DAC驱动能力&HPVDD供电要求

3.7.2. DAC输出设计

AC710N 内置2路16/24位独立通道DAC，包括 “DACLP/DACLN”、 “DACRP/DACRN”，支持2声道单端（LP/LN、RP/RN）、2声道差分（LP+LN、RP+RN）、2声道直推公共端（LP+LN、 RP+LN， LN为VCMO公共端)模式，使用时根据应用场景选择。
注：DAC立体声优选双差分输出，DAC单声道优选单差分输出。实际应用，请查阅SDK可视化工具配置调整（或联系SDK项目组开发支持）。

一、 原理图设计

图3-7-2-1 DAC单声道_差分输出
图3-7-2-2 DAC立体声_双差分输出
图3-7-2-3 DAC立体声_共用DACLN输出
1）DAC管脚邻近IO，严禁分配高速数字翻转信号，如PWM、 UART等，防止干扰音频性能；
2）DAC建议预留LC抗干扰电路，根据实际噪声情况，可适当的调整参数， L 的参考范围 10~ 560nH， C 的参考范围 10~ 100pF；
3）DAC耳机接口（负载端），预留对地静电管，可提高抗静电能力。

二、PCB设计

1）DAC 电路必须远离干扰源，如RF天线、数字信号等。
2）DAC信号物料及布线路径尽量用地线包裹屏蔽，减少其他干扰源的影响；
必要时，可对DAC布局走线区域净空。
3）DAC整个音频信号布线，走线尽可能加粗，有助于减小回路阻抗，保证良好的信噪比；
4）DAC必须分地，为AGND；地回路顺序为“DAC器件地->主控AGND->功放Bypass 电容地或总电源地入口处（如电池负极）短接”，走线尽可能粗；多层板、或受尺寸限制样机，可尝试AGND在主控处短接。 （注意验证MIC/AUX/DAC等是否有噪声）

3.8.LP_TOUCH 内置触摸设计（LP_CTMU）

AC710N 内置LP_CTMU低功耗高精度触摸模块，最多支持5路独立的触摸通道。

一、 原理图设计

图3-8 内置触摸（敲击/入耳检测）
1）内置触摸是敏感模拟信号，邻近IO 口严禁分配高速翻转IO，如LED、 晶振、开关电源等。
2）内置触摸，通道数量越少，干扰越少。 原则上，只选用 1路触摸通道用于敲击/入耳检测。如需增加通道，建议生产前，量测一致性， 以保证良率。
3）内置入耳检测，仅限入耳检测不容易被误触的机型（如OWS挂耳机型），建议生产前，量测一致性， 以保证良率。
4）内置触摸，预留静电管（优选0201/0402小封装， 以减少寄生效应），可提高抗静电能力。

二、PCB设计

1）芯片内置触摸的原理：是利用检测人体分布电容对触摸铜箔电容的影响，通过检测该电容量的变化，进而达到触摸识别的功能。 因此硬件设计必须尽可能减少寄生电容，布局允许情况下，触摸焊点离芯片引脚越近越好。
2）触摸布线按最小线宽走线，且尽可能短；
3）触摸焊盘需镂空设计（有干扰源的必需用地隔离）。
4）触摸可适当增大铺地安全间距（前提需确保地场完整）；
5）内置触摸信号是敏感的模拟信号，布局走线应远离高速数字信号，如DCDC 电感、LED、晶振、 电源等，避免与之相邻或并行走线，防止被干扰。

3.9.NTC检测电路设计

PC1用于省外部上拉NTC检测时，内部上拉指定200K，可省外部 1%精度上拉电阻，支持主流 NTC_ 100K@25℃。

图3-9 NTC 电路

3.10.防静电设计

电子设备必须做防静电设计，因为在干燥低温的生产环境下容易产生静电，容易造成电子器件的损坏。
注：静电设计标准(接触放电≧ ±4KV；空气放电≧ ±8KV），设计需留有余量。

一、 设计阶段防静电设计

1）产品结构，务必考虑静电防护。如增加模具厚度，加大PCBA与壳体间距，做好壳体密封等。
2）PCB地场设计必须完整，要求面积大，不存在破碎，细回路，板边连续。
3）敏感信号线严禁靠近板边走线（如晶振、触摸、音频DAC等）。
4）BT天线必须远离静电入口，且天线入口处，必须加双向TVS管。
5）供电入口（如DC5V适配器或USB5V接口等供电），必须加单向TVS管（有防浪涌除外）。
6） “缝隙、接口处电路”必须预留ESD管，如按键、 喇叭、MIC、 USB等。
7）单向信号使用单向ESD管。
8）ESD管靠近静电入口处放置。
9）在VCM退耦电容处，用 105 电容连接AGND和GND。
图 3-10 防静电处理电路

BT天线 TVS管选型列表

表 3-10 优选的双向ESD管列表

备注：其它标准的TVS管可咨询上述供应商。

二、生产阶段防静电要求

请严格做好生产周期内所有阶段的静电防护。
1）所有生产、测试设备、工作环境，必须做防静电处理。
2）SMT 贴片、建议最后贴IC芯片。
3）生产、测试人员必须佩戴防静电手环、手套，穿防静电服、鞋子。
4）使用防静电材料包装、运输。

3.11.防浪涌设计

电子设备必须做防浪涌设计，因为电网、 充电器的感性特性，会在供电瞬间产生浪涌电压，造成电子器件的损坏。
注：浪涌设计标准（一般抗浪涌电压≧ ±48V），标准必须根据产品的应用场景调整，如一些电源适配器，浪涌峰值 100V，则抗浪涌电压必须大于 110V。 设计需留有余量。

图 3-11 5V充电保护（单向TVS管+OVP保护）

1）充电输入端（如DC5V适配器/USB5V接口等），必须加浪涌保护电路；
2）浪涌保护电路有：OVP保护IC、 单向TVS管、OVP+TVS，根据需求选择，一般OVP优于单向TVS。
单向浪涌TVS管选型列表

表 3-11 48V标准优选的单向TVS管列表

备注：其它标准的TVS管可咨询上述供应商。

3.12. EMC/EMI防护设计

需要过电磁兼容性标准、 或需要进行电磁兼容性设计的方案，从以下方面优化电磁辐射和电磁干扰：
1）增加PCB屏蔽罩。
2）高速信号线加磁珠、LC、 RC滤波电路，如USB、 SD、 LCD等信号。
3）多层板，信号线和电源线走中间层。
4）合理布局，使 “带辐射的走线”尽可能短。
5）PCB板边连续地，且有完整的地平面。
6）易受干扰的信号注意保护，如走内层、地隔离、地包裹等。

第4章. 开发、生产、量产说明

4.1.烧写、升级、测试说明

AC710N支持USB/串口/无线烧写升级，使用时，请留意烧写升级场景及烧写电压。

图4-1 烧写、升级、测试说明

注：VPWR 串口升级，VPWR线路对地电容需尽量小（比如<= 1nF）。

4.2.耳机生产装配说明

由于整机环境直接影响产品的性能，因此必须重视整机的装配，注意装机的一致性。

1）电池、 电池线需要固定安装，远离喇叭/天线/功率电感等敏感信号，避免耦合干扰。

比如， 电池贴海绵胶垫高固定，拉大与天线的距离， 以提升RF性能
比如， 电池焊点面，背对喇叭放置， 电池和电池线尽量远离喇叭及喇叭线。
2）喇叭、喇叭线、MIC线需要固定安装，远离电池/天线/功率电感等敏感信号，避免耦合干扰。比如， 电池线和喇叭线双绞线处理，分开装配， 以减少耦合干扰，保证装机的一致性。

图 4-2 双绞线示意图

4.3.TWS生产配对说明

TWS方案应用，默认声道相同的耳机不能配对。未使用软件或硬件分配声道，或未使用测试盒固定声道，TWS配对成功后，会随机分配声道，从而导致生产配对异常风险。
因此，建议使用测试盒搭配模具，进行烧写配对，以固化声道信息，来保证生产配对良率/效率。