JL707 手表硬件设计注意事项总结

📎 原始文档：https://www.kdocs.cn/l/cefXkv4Jf9Id JL707 手表硬件设计注意事项总结
温馨提示：707N系列空片贴片后，需先使用1T8升级一次，把晶振‘双脚模式’烧录写一次，后续就可以正常用USB强制工具升级。***注意：一旦烧过单脚振，芯片就回不去双脚振，‘特别’‘特别’‘特别’强调手表方案不要选单脚模式！
JL707n晶振两边负载电容物料必须焊接，电容取值与晶振参数相匹配。
707 晶振和电源电路PCB layout 指南.otl

📌JL707N芯片型号规格：

JL707N芯片，推屏没有分辨率限制!

产品设计安全规范：
禁止将充电电压反接输入到VPWR，建议设计反接保护电路，以防损坏芯片；
当手表电池完全放电至保护或0V时，必须确保能够正常充电并恢复工作；
锂电池必须具备过放保护；
电容的容量和质量必须得到保证，其耐压值应高于工作电压的一倍以上余量；
硬件设计需确保在外设模块发生异常跑死时可重启电源或进行硬件复位，并保证可恢复操作；
对外接口包括天线、充电输入、USB信号、FPC连接器、后焊接口等，必须增加TVS管保护；
整机ESD应符合最低标准：接触±4K，空气±8K；
在开发阶段，样机必须经过详细的静电、浪涌以及蓝牙指标等测试验证；
在量产阶段，不建议在带电的情况下连接FPC外设模块，请最后连接电池。
4PIN 的触点模具必须按照USB规范定义pin序：5V DM DP GND。
硬件设计需保证外设模块跑死异常时，可重启电源或硬件复位，必须保证可恢复操作。
设计注意事项： 1.内置充电300mA@1Vdrop，VPWR输入电压应不大于5.5V。
GPADC可检测VPWR和VBAT引脚的输入电压。
充电输入务必做好防反接、预防浪涌和过压等保护措施。
2.IOVDD是内部LDO3.3V输出，200mA@Vdrop≥300mV（包含GPIO的输出电流）。
船运关机模式IOVDD支持关断，其中PB7和VPWR充电信号可唤醒船运模式。
PB7默认用于power key功能，不建议更换。
3.IOVDD保持模式下，支持8路中断唤醒信号可映射至任意GPIO。
4.集成Class-D音频功放，可直接驱动4~8Ω扬声器，输出功率约0.5W。
APIO是PWM差分音频输出，用于外置音频功放。音频电路设计请务必与杰理硬件工程师沟通确认。
5.集成两路大功率开漏输出接口，支持直接驱动背光和振动马达。
驱动电流可达100mA，Ron≈3Ω，耐压不大于5.5V。
6.Sensor Hub可控制PortB组GPIO。 *PB5 ESD较弱，设计时注意保护和测试。
7.I2C,UART,SPI,SDIO,QDEC和PWM等外设支持映射至任意GPIO。
8.GPIO可设置高阻态和输出0/1，支持内部上拉下电阻。
9.支持3W/4W SPI,DSPI,QSPI和8080-8bit屏驱接口。CS,CLK,D0~D3不可更换IO。
10.RTC时钟使用内部虚拟RTC时钟，免外置32.768kHz晶振。
11.24MHz晶振务必按照推荐参数选型，负载电容料不可NC，必须贴。
12.USBIO可用于普通GPIO，休眠时不支持输出，可用于按键检测或全码编码器检测。
13.GPIO功能分配时，应当避免相邻信号串扰的情况。
例如：晶振,BTRF,MIC等必须远离开CLK,DAT,PWM等电压频繁变化的信号。
14.最小系统的去耦电容应靠近芯片布局，并保证电容与芯片EVSS良好的接地回路。
GPIO功能分配时，避免相邻信号的干扰，如：晶振，BTRF，MIC，DAC等必须远离开CS，CLK，DAT，PWM等数字信号。
无线充选型：
【金山文档】无线充选型要求及注意事项
无线充选型要求及注意事项.pdf
DAC IO使用注意事项：
18.PB0 NTC电路设计必须加电容滤波
707 晶振和电源电路PCB layout 指南.otl
LCDPG和MTPG使用为OLED屏幕使能脚特别注意：由于是开漏输出，默认不控制的时候是输出高组态，搭配了上拉电阻，那么默认不控制就会输出高。开机过程中，可能会出现500ms不受控制的（不能拉低）情况，导致OLED闪屏。