AC707N蓝牙智能手表硬件设计指南V1.2

📎 原始文档：https://www.kdocs.cn/l/cujF77m90uPT

AC707N蓝牙智能手表

硬件设计指南

版本：V 1.2 日期：2025.07.04
Copyright © Zhu hai Jieli Technology Co., LTD. All rights reserved.
目录
版本历史........................................................................................................................................ -1-
第一章.简介................................................................................................................................ -2-
1.1 芯片框图.............................................................................................................................. -2-
1.2 最小系统.............................................................................................................................. -3-
1.3 布局规则.............................................................................................................................. -4-
第二章.电源................................................................................................................................ -6-
2.1 内置充电.............................................................................................................................. -6-
2.2 IOVDD .................................................................................................................................... -6-
2.3 Buck DC-DC .......................................................................................................................... -7-
2.4 降低待机/关机功耗............................................................................................................ -8-
第三章.晶体振荡器....................................................................................................................-9-
3.1 24MHz 晶振........................................................................................................................... -9-
3.2 RTC时钟............................................................................................................................... -9-
第四章.射频RF .........................................................................................................................-10-
第五章. GPIO接口..................................................................................................................... -11-
5.1 引脚定义............................................................................................................................ -11-
5.2 数字外设重映射................................................................................................................ -13-
5.3 HVTIO .................................................................................................................................. -13-
5.4 Pwrkey ................................................................................................................................ -13-
5.5 VPWR IO .............................................................................................................................. -13-
5.6 USB IO ................................................................................................................................ -13-
5.7 Sen s。rHub IO .................................................................................................................... -14-
5.8 低功耗触摸按键检测........................................................................................................ -14-
5.9 GPIO合邦........................................................................................................................... -15-
5.10 电气特性.......................................................................................................................... -16-
第六章.屏驱接口......................................................................................................................-17-
第七章. LCDPG和MTPG ............................................................................................................. -18-
第八章. Audi。Class-D AMP ................................................................................................... -19-
8.1直驱扬声器......................................................................................................................... -19-
8.2外接音频功放..................................................................................................................... -19-
8.3 逻辑输出............................................................................................................................ -20-
第九章.麦克风采样电路......................................................................................................... -21-
第十章.按键和编码器............................................................................................................. -22-
10.1 ADkey参考电路............................................................................................................... -22-
10.2 QDEC .................................................................................................................................. -22-
第十一章.外置存储芯片......................................................................................................... -23-
11.1 外置NOR Flash ............................................................................................................... -23-
11.2 本地音乐存储.................................................................................................................. -23-

版本历史

第一章.简介

1.1 芯片框图

AC707N是一款高集成度的32位蓝牙双模SOC，主频最高可达288MHz。支持浮点运算，并集成2.5D GPU和屏驱接口，支持直驱背光和震动马达， 以及Class-D直驱扬声器， 内置充电管理功能，并具备外设接口重映射等丰富功能。
◆ 集成充电管理，高达300mA恒流充电和外部NTC检测，适用4.2V/4.35V/4.45V锂电池；
◆ IOVDD输出电压可关断， 电压档位可调，最大200mA输出电流可提供外设稳定工作；
◆ 屏驱支持3W/4W SPI、 DSPI、 QSPI、 MCU8080-8bit和RGB-8bit， 以及LCDPG直驱背光；
◆ I2C、 SPI、UART、 SDIO、 QDEC、 PWM等外设支持映射至任意GPIO；
◆ 12bit1MSPS GPADC；
◆ SensorHub在主核休眠时可操作PortB组GPIO，支持低功耗触摸按键检测；
◆ 免32.768kHz 晶振，RTC时钟支持片内时钟源；
◆ 麦克风采样电路支持免电容和隔直电容方式；
◆ 集成D类音频输出接口，支持直接驱动6~8Ω扬声器；
◆ MTPG直驱直流震动马达；
◆ USBFS接口支持固件升级和Log调试；

1.2 最小系统

下图是AC7076A 的最小系统电路设计，其他AC707N型号可参照此外围电路设计。
AC7076A最小系统参考设计
·VBAT、 VPWR、 IOVDD、 DCVDD连接去耦电容接地， 电容取值不建议随意更改；
·SW连接4.7uH功率电感，Buck DC-DC提供DCVDD供电；
·24MHz 晶振必须焊接两侧的负载电容，负载电容取值依据晶振参数计算；
·蓝牙天线接口保留π型匹配网络，并在天线接口处增加TVS保护；
·预留USBDM和USBDP测试点便于调试；
·外设接口和GPIO可根据其电气特性和使用规则灵活运用。

1.3 布局规则

布局布线时，需要遵循以下基本原则：
·去耦电容、 电感、 晶振、RF匹配等最小系统外围物料，应尽量靠近芯片摆放；
·适当加粗电源线宽，并在去耦电容接地周围增加过孔连接到铺地层；
·晶振布线不宜过长（10mm 以内），RF信号布线尽量短且避免线宽突变。此外，需在晶振和RF信号周围使用地过孔屏蔽；
·晶振的下方要求完整铺地，避免与相邻层的信号布线重叠；
·晶振与RF信号之间确保有铺地和地过孔隔离。对于两层PCB板，若晶振和主控不同层摆放，需要确保晶振与RF信号布线不重叠；
·OSCI和OSCO信号应先连接晶振，后连接到负载电容，负载电容不能前置或一前一后摆放；
·对于四层或六层PCB板，晶振的外壳应打过孔到铺地层接地，不与同层铺地连接；
·芯片衬底接地过孔不少于6个， 以确保衬底与铺地层良好导通；
·在两层板中，建议将晶振和芯片摆放在PCB 的同一面，并且去耦电容、RF信号和晶振外壳与芯片的衬底EVSS 良好导通，确保VBAT 电容与PGND/EVSS最短路径连接。

第二章.电源

本章阐述AC707N芯片的电源管理单元（PMU）结构及其电气特性，涵盖了内置充电管理、LDO 输出和Buck DC-DC转换器。

2.1 内置充电

具备内置锂电池充电功能，最大支持300mA充电电流。充电电流、涓流阀值、判满电流等参数均可软件进行配置，适用于4.2V、4.35V和4.45V锂电池。VPWR 引脚和VBAT 引脚片内连接至GPADC采样通道，可以检测充电输入电压和电池电压。
AC707N充电电路
VPWR接口输入5V 电压，VBAT接口连接锂电池，即可实现充电功能。为确保产品安全，充电输入端应设计防呆或增加防反接保护电路，并考虑浪涌和静电防护。VPWR输入电压应控制在6V 以下，并根据产品需求选择增加过压保护电路。
PB0接口支持外接 100kΩ@25℃ NTC 电阻，可根据温度情况调节充电电流甚至停止充电。
以下是电路原理图：
NTC检测参考电路

2.2 IOVDD

内置LDO3V稳压输出到 IOVDD，为GPIO和片内Flash提供电压，需外接去耦电容。 IOVDD 的电源稳定性对系统运行至关重要。
片内LDO3V 的输入电压由Path单元控制，通常VBAT接口通过Path单元连接至LDO3V 的供电输入端，当VPWR接口有电压输入且电压高于VBAT时，LDO3V 的供电将切换至VPWR供电。若VBAT 引脚无电池，系统仍可通过VPWR供电正常运行。 内置充电可通过软件开启或关闭。
AC707N IOVDD供电路径简图
IOVDD最大输出电流为200mA，能够为LCD背光提供稳定电流。Gsensor、 地磁、TP等外设可使用IOVDD供电。在船运模式下，关断 IOVDD 电压输出可实现整机超低功耗。
压差电压是IOVDD稳定工作所必要的输入电压和输出电压的差：
·VBAT输入时， IOVDD 200mA稳定输出需至少300mV压差(VBAT-IOVDD)；
·VPWR 输入时， IOVDD 200mA稳定输出需至少600mV压差(VPWR-IOVDD)；

2.3 Buck DC-DC

集成Buck DC-DC转换器，通过开关电源降压稳压方式为芯片内部供电，从而降低VBAT 电流，提升电池使用效率，结构原理如下图所示。
Buck DC-DC 的工作电流路径
·DC-DC模式必须确保VBAT正常供电；
·蓝色和绿色分别表示上管QH和下管QL导通时刻的电流路径，蓝色和绿色重叠的路径表示电流变化比较连续。 红色表示电流突变回路，布局布线时应尽量缩短该回路的长度；
·VBAT输入电容靠近芯片并确保与PGND 良好接地，输入电容与PGND 的布线长度越短越好；(部分芯片型号的PGND与衬底EVSS短接)；
·DCVDD输出电容靠近芯片并确保与EVSS 良好接地；
·电感取值4.7uH(±10%），饱和电流不小于250mA，电感远离磁铁摆放，也可以选用全磁
屏蔽电感；
·电感靠近SW 引脚，尽量减少SW 的布线面积。
DC-DC模式VBAT 电容的电流突变环路

2.4 降低待机/关机功耗

为了满足手表产品的长续航要求，通常使用负载开关、MOS管和可关断的LDO给各个外设模块进行供电管理，尤其是常开的功能模块，选择低静态功耗的器件非常重要。
另外，要注意控制电源开关的GPIO管脚默认态， 同时增加兆欧姆级的上下拉电阻，确保外设模块的电源默认关断。
AC707N手表电源结构图

第三章.晶体振荡器

3.1 24MHz 晶振

晶振负载电容计算：
CL=CS+C1*C2/ (C1+C2)，其中CS ≈3pF，通常取C1=C2；
·选用24MHz/9pF 晶振时，C1=C2=(9-3)*2=12pF；
·选用24MHz/12pF 晶振时，C1=C2=(12-3)*2=18pF；
晶振信号对干扰非常敏感，24MHz 晶振受到干扰将严重影响蓝牙性能和系统稳定性。 因此，晶振信号需远离高频数字信号，做好包地隔离并在晶振周围使用地过孔屏蔽；
量产注意事项：蓝牙射频产品在量产时，必须使用我司 ‘蓝牙测试盒’对PCBA成品进行蓝牙频偏校准，否则可能因晶振误差引起RF性能下降问题。

3.2 RTC时钟

RTC使用芯片内部时钟源，无须外挂32.768kHz 晶振，RTC关机功耗小于8uA。
深度休眠/船运模式，RTC时钟停止工作，芯片功耗约3uA。

第四章.射频RF

·BTRF信号需放置π型匹配网络，如下图C1,C2和L组成。 π型网络应靠近主控芯片摆放， BTRF负载需要进行50Ω阻抗匹配；
·PCB设计时应当包含完整的铺地层，射频PCB微带线需进行50Ω阻抗控制；
·BTRF 网络应远离数字信号，布线长度尽量短，线宽应始终保持一致，布线通路禁止出现分支和90度拐角，需要拐角时尽量使用弧形过度，射频匹配网络周围使用密集的地过孔屏蔽。
·蓝牙音乐模式空中收发数据量较大，实时性要求高，相比单BLE方案对蓝牙辐射性能要求更高，样机设计时候应当考虑好天线的摆放位置和天线辐射性能设计，天线的摆放应避开金属屏蔽和数字信号的干扰。
·AC707N 的EVSS是BTRF 的回路，完整的地平面对于辐射效果有重要意义。

第五章.GPIO接口

5.1 引脚定义

5.2 数字外设重映射

注：数字GPIO翻转通常容易对外产生干扰，应尽量远离BTRF,OSC,MIC等敏感信号。

5.3 HVTIO

PB8输入最大电压5.5V，其他GPIO输入电压不应超过IOVDD 电压。

5.4 Pwrkey

PB7是Pwrkey IO。 在深度休眠模式下，有如下情况：
·若IOVDD 电压输出关断，此时需使用Pwrkey IO或VPWR充电输入来唤醒此模式。
·若IOVDD保持输出，则任意GPIO可设置为唤醒源，且最多可同时设置8个唤醒GPIO。

5.5 VPWR IO

不使用内置充电功能时，可通过软件关闭充电功能，此时VPWR接口可作为GPIO输入检测和输出0/1。VPWR IO 电源域为IOVDD， 电压输入范围必须小于IOVDD 电压。
VBAT上电时，VPWR IO有电平翻转状态（非高阻态），作为输出引脚可能影响外设上电状态，建议用于输入或中断检测功能。

5.6 USB IO

FullSpeed USB外设接口，符合USB1.1规范。 可连接PC访问手表的内存空间，如SDNAND 中的多媒体音乐文件拷贝。
AC707N支持USB升级固件和UI 资源，USB信号上建议增加TVS/ESD保护。DM和DP也可用
于GPIO功能，常用于独立按键检测或LOG打印，灭屏待机模式下DM和DP 只能做输入检测，输出状态将增加待机功耗。
USBIO 的片内上下拉电阻：

USBIO用于GPIO功能时，需考虑是否影响USB升级，甚至在升级过程中USB信号可能影响外部电路工作。 为了避免USBIO复用可能引发的问题，需要了解USB升级的识别原理：PC 和 1T8升级工具需要检测USBDP 的上拉 1.5KΩ高电平，当检测到DP信号有高电平后才进行数据交互。
综上，建议复用电路在DP信号的ESR大于 1.5KΩ至少5倍以上，USBIO 引入电容小于 10pF，注意不能对DM和DP信号正常逻辑电压有钳位作用，必须详细反复测试验证后才能使用。
注意：当USB接口仅用于升级调试时，DM和DP接口可做普通GPIO， USB主/从机功能不可与其他电路功能同时复用。

5.7 SensorHub IO

低功耗待机模式下，主核功能关闭，SensorHub可单独运行并控制PB组GPIO。 正常工作模式下，主核可控制所有GPIO接口。
注意：PB5信号需远离负压静电或负压高频脉冲，避免PB5信号跨板设计，做好负压钳位保护，并注意测试验证。

5.8 低功耗触摸按键检测

电容式触摸按键通过检测触摸盘电容量的变化来实现。当手指靠近触摸盘时，人体分布电容会叠加到触摸盘上，导致I/O 口外部整体电容量增加。电容量的增加会降低对应电路的充放电频率。通过感知这个频率的变化，即可判断是否有触摸发生。
触摸感应电路模型
·一般情况下，面积较大的触摸盘尺寸可增加灵敏度，反之则会降低灵敏度。
·降低PCB杂散电容Cs有利于提升灵敏度，例如尽量缩短I/O到触摸盘的布线长度、使用尽量细的线宽、确保检测信号与其相邻铺地保持2W至3W 的间距。
·过高的检测灵敏度容易受到环境中电磁干扰的影响，建议在电路设计时，信号路径上串联电阻R，将灵敏度调节到最佳状态。
·触摸盘到 I/O 的布线容易受到附近数字信号的串扰，应尽量远离数字信号，并对检测信号进行包地处理。
·支持触摸按键检测的 I/O有PB0~PB6，在正常工作和软关机模式下，均支持触摸检测和触摸唤醒功能。

5.9 GPIO合邦

“GPIO合邦”指的是多个GPIO功能共用一个管脚。例如，AC7076A 的pin 13包含PC1和PC2 两个GPIO功能；AC7074A 的pin 16、 pin21和pin22也具备两个GPIO功能。
·若仅使用其中一个GPIO功能，则另外一个应设置为模拟高阻态。
·两个GPIO 同时输出 1或者0时，能够提升GPIO 的电流驱动能力。
·上下拉电阻并联，例如两个GPIO开启内部上拉 10kΩ时，等效约5kΩ上拉。
·应避免一个GPIO输出 1而另外一个输出0 的情况，否则将引起大电流，甚至导致损坏。

5.10 电气特性

详细GPIO 电气特性可查看datasheet。

注 1：片内上下拉电阻值误差±20%。
注2：详细参数请查看datasheet。

第六章.屏驱接口

AC707N支持3W-SPI， 4W-SPI， DSPI， QSPI、 MCU8080-8bit和RGB-8bit屏驱接口：

注 1：表格中的网络是固定接口，不支持映射或更换GPIO；
注2： 4W-SPI DCX信号可通过软件模拟输出至任意GPIO，推荐PA9用作4W-SPI DCX信号；
注3： RGB屏驱须配合PSRAM版本的芯片使用，如：AC7074A7S,AC7072A7S或AC7072S；
注:4： RST和TE可分配至任意GPIO。

第七章.LCDPG和MTPG

片内集成两路Nmos开漏输出接口，其最大耐受电压为5.5V，导通内阻Ron约3 Ω,驱动电流可达 100mA，支持PWM驱动，能够直接驱动LCD背光面板和直流振动马达。
LCDPG和MTPG 电路示意图
·电路设计时建议增加串联限流电阻， 以免峰值电流超标。
·震动马达必须增加续流二极管，避免电机关断时产生过压损坏驱动接口。
·背光可使用IOVDD或者外置3.3V供电，震动马达可使用电池或外置3.3V供电。
·作为GPIO使用时，LCDPG和MTPG可以输出0和高阻态，搭配外置上拉电阻实现逻辑 1输出，适用于外设复位或使能控制等。

第八章.Audio Class-D AMP

集成 16位PWM精度的D类音频输出接口，支持直驱扬声器和外接音频功放输出方式。

8.1直驱扬声器

芯片直驱4Ω~8Ω扬声器信噪比可达到96dB， 以下是开发环境实测功率：
·3.7V供电：430mW/8Ω或620mW/4 Ω;
·4.2V供电：460mW/8Ω或770mW/4 Ω。
直驱扬声器电路图

8.2外接音频功放

外接音频功放时，使用Class-D 的预驱输出接口，PA5和PA6是差分PWM音频预驱输出，输出等效内阻r0约5k Ω,差分输出有效幅度约 1.5Vrms，音频功放增益适合设计在3倍左右，增益过大会引起本底噪声增加。
建议使用2阶RC低通滤波器，滤除高频PWM成份后再输出给外置功放驱动扬声器。
AC707N外接音频功放参考电路
参数设计时需考虑预驱输出内阻r0以及音频功放的输入电阻Ri_PA和反馈电阻Rf_PA。
·增益计算：G=Rf_PA/ (r0+R1+R2+Ri_PA)；
·r0,R1,C0,C1构成2阶低通滤波器，可滤除高频PWM成份；
·r0,R1,R2,Ri_PA,C2构成一阶高通滤波器，衰减低频信号（小口径扬声器低频失真度大）；
·可以借助电路仿真软件设计RC参数。
·考虑节省物料时，C0必须保留，R1和C1可省去。

8.3 逻辑输出

除直驱扬声器功能外，DACP和DACN还支持逻辑推挽输出0/1和配置为高阻状态。其电源域是AVDD 电压，通常AVDD与VBAT共用一个芯片引脚。
DACP和DACN推挽输出原理
·使用DACP和DACN接口作为普通逻辑输出时，先确保AVDD（VBAT）电压不低于3.0V。
·输出等效内阻R。n ≈1 Ω, SOURCE 电流和SINK 电流应小于200mA。
·不支持输入检测，不支持内部上下拉电阻。
·设置高阻状态时，外部输入电压应小于AVDD 电压。
·深度休眠或低功耗待机时，需配置为高阻态，不支持输出。
·控制3.3V逻辑的外设时，需设置为高阻态，并配合外部上拉电阻提供逻辑 1输出。
·一般情况下，可直接输出 1使能外置音频功放，同时需要外部下拉电阻（部分功放芯片使能信号内置下拉电阻）， 以此确保待机状态下功放能够正常关断。
·支持PWM映射到此接口输出，可直接驱动振动马达。

第九章.麦克风采样电路

AC707N芯片集成一路 16位精度的音频ADC采样单元，专用MICBIAS供电输出，支持多档片内偏置电阻和电压调节。支持单端、差分和免电容等输入方式。
·免电容输入（节省GPIO资源）：PA4直接连接麦克风；
·单端隔直模式（推荐使用）：PA4做MICBias供电，PA2或PA3做麦克风单端隔直输入；
·伪差分和差分模式（不常用）：PA4做MICBias供电，PA2和PA3做麦克风差分隔直输入；
·当PA4做MICBIA供电时，可选择片内偏置电阻或外置2.2k Ω电阻；
·麦克风负极应连接至芯片AVSS 引脚处接地。对于AC7076A和AC7074A等型号，AVSS在芯片内部已接到EVSS，因此麦克风负极应连接至EVSS衬底处接地。
·麦克风信号幅度较小，容易受外部辐射或者寄生参数的干扰，应尽量远离数字翻转信号，并建议进行包地屏蔽处理以提升抗干扰能力。

第十章.按键和编码器

10.1 ADkey参考电路

当GPIO数量有限情况下，ADkey方式能有效减少GPIO 的使用，通过一个GPIO实现多个按键的检测。
手表按键必须能够触发系统中断唤醒，所有按键的分压值应低于30%的 IOVDD 电压，当按键被按下时，触发GPIO下降沿中断。例如，片内上拉 10k Ω电阻，则按键电阻的最大取值应小于4.7k Ω。 为避免电阻误差的影响，建议电阻取值保留余量。
通常，在30%的 IOVDD 电压范围内，通过平均分配电压比例，可安全实现3个按键检测。按键电阻建议选用±1%精度，计算时需考虑片内上拉电阻±20%误差。
ADkey参考电路

10.2 QDEC

QDEC是增量式（正交）旋转编码器检测模块，能够识别旋转编码器的旋转方向和步进计数。 QDEC检测可映射至任意GPIO。
在手表产品中，常用的旋转编码器有 “半码”和“全码”两种类型：
·半码：脉冲数乘以2等于定位点数，即输出一个脉冲周期需要转动2个定位点；
·全码：脉冲数等于定位点数，即输出一个脉冲周期只需要转动一个定位点。
半码 全码
在电路连接上，A和B信号接上拉电阻，C公共引脚接地。 需要注意，半码编码器在静止状态下有50%概率会出现A,B与C短接，此时上拉电阻将存在漏电流问题。为避免潜在漏电流问题，关机或待机状态下必须关闭GPIO片内上拉电阻。

第十一章.外置存储芯片

AC707N 的片内NOR Flash容量最大可选 128Mbit，代码和UI资源共享片内Flash存储空间，其中AC7072S是片内NOR Flash驱动接口外置设计，可连接256Mbit或512Mbit容量的NOR Flash，请参考AC7072S 的原理图设计说明。
本芯片还可以通过ESPI接口扩展NOR Flash存储UI资源，具体型号有AC7074A和AC7072A。
此外，SDIO和SPI接口具备重映射功能，适用于扩展SD NAND/Card或者SPI NAND用于存储本地音乐资源。

11.1 外置NOR Flash

下图电路所示，ESPI(PC4~PC9)是NOR Flash 的通信接口，不支持重映射。VCC可以通过GPIO 强驱或FSPG2供电，但不建议常供电。CS 引脚应连接一个10k Ω的上拉电阻到VCC。
外置NOR Flash 电路
注意：NOR Flash 的型号必须经过我司验证确认后方可使用，不能随意更换型号。

11.2 本地音乐存储

如下电路所示，本地音乐存储可以选择SD NAND、 SD Card或SPI NAND 中的一种存储方式。通信接口可以重映射到任意GPIO，使用IOVDD供电并增加Pmos管或电子开关控制。
外置SDNAND/Card或SPINAND本地音乐存储