JL701手表硬件设计注意事项总结

📎 原始文档：https://www.kdocs.cn/l/cq7qElT69JLZ JL701手表硬件设计注意事项总结

一、产品设计安全规范：

充电输入VPWR禁止反接，建议设计反接保护电路，防止损坏芯片。
手表电池完全放电到保护甚至0V 后，要保证能充电起来正常工作。
设计时锂电池必须有过放保护或支持船运模式(即带激活使能)。
VPWR，VBAT，DCVDD必须使用耐压值为10V的原装电容。
IOVDD，VBAT电容必须保证品质和容量，以防漏电。
外漏接口：天线、充电输入、USB信号、后焊接口等必须增加TVS管保护。整机ESD 要符合最低标准，接触±4K，空气±8K。
开发时，样机必须对静电和浪涌以及蓝牙指标等进行详细测试验证。
4PIN 的触点模具必须按照USB规范定义pin序：5V DM DP GND。
硬件设计需保证外设模块跑死异常时，可重启电源或硬件复位，必须保证可恢复操作。

二、设计注意事项：

内置线性充电，恒流充电电流最大200mA(VPWR-VBAT≥1V)，充电输入电压应小于5.5V。使用无线充电方案时，请使用示波器确认输入电压波形，确保输入电压在各模式下都符合期望的输入范围。
IOVDD是内部 LDO3.3V，100mA@Vdrop≥300mV（包括所有I/O的输出功耗）。
IOVDD是常输出状态，电压可微调，但不可关断。
DCVDD内置BUCK转换器给内部系统供电，支持LDO模式，充电输入时必须跑LDO模式。
屏驱接口支持：标准SPI，DSPI，QSPI接口。
任意I/O（除PE）可配置唤醒/中断功能，可最多同时配置 12路唤醒 /中断。
Pwm，Uart，I2C，旋转编码开关，屏幕的CS，TE，RST，A0等，可映射到任意I/O（除PE）。
SDPG可用于给SD NAND供电，注意Psram版本芯片SDPG不可使用，必须悬空处理。
耐高压I/O包括PB0~PB11和PC6，耐压≤5.5V，只有弱驱档位，其他普通I/O有强驱档位。
PB1上电默认10K上拉，对地长按4秒系统自动复位，复位触发时间可调，复位功能可屏蔽。
提供免32.768k晶振方案，PB6和PB7可做普通I/O功能。
Sensor Hub可直接操作portB状态，主核休眠模式下，Sensor Hub可独立工作。
不需要USB功能时，DM和DP可做I/O使用，休眠模式只能做输入口，建议分配到独立按键功能。
VPWR充电输入接口，具备GPIO功能，不使用内置充电功能时，可做为充电输入检测。
GPIO功能分配时，避免相邻信号的干扰，如：晶振，BTRF，MIC，DAC等必须远离开CS，CLK，DAT，PWM等数字信号。
无线充选型：【金山文档】无线充选型要求及注意事项
无线充选型要求及注意事项.pdf