1.10. 芯片烧录接线和供电说明
1.10.1. 烧录接线介绍
(1)带LDO电压转换电路
烧录上层板也就是烧录座带LDO电压转换电路,即烧录器排针”6.5V”引脚转为需要的5V,或4.2V等芯片对应的烧录电压,接线介绍如下:
烧录器排针 |
芯片引脚 |
---|---|
6.5V(LDO转换顶板6.5V转5V、4.2V等) |
VBAT |
ISP_DOUT(与USB_DAT连接) |
DM(部分芯片没有DM为其它引脚) |
ISP_CLK(与USB_CLK连接) |
DP(部分芯片没有DP为其它脚) |
GND |
GND |
(2)不带ldo转换电路(目的:为省物料和方便开发烧录接线)
烧录上层板也就是烧录座不带LDO电压转换电路,烧录器排针”6.5V”直接输出PC工具配置的5V,或4.2V 等芯片对应的烧录电压,接线介绍如下:
烧录器排针 |
芯片引脚 |
---|---|
6.5V(直接输出5V、4.2V等电压) |
VBAT |
ISP_DOUT(与USB_DAT连接) |
DM(部分芯片没有DM为其它引脚) |
ISP_CLK(与USB_CLK连接) |
DP(部分芯片没有DP为其它脚) |
GND |
GND |
Note
烧录座带LDO转换电路是因为以前考虑部分未校准的芯片会流到客户手中,导致芯片需要烧录器进行校准;或者部分芯片的efuse烧录需要6.5V,3.3V等特定电压;
当前的烧录器带有芯片校准检测功能,如果芯片未校准烧录会报错!并且efuse对应的key,lvd等烧录不再需要特定电压;
所以,烧录座可以去掉LDO电路,做成芯片最小系统样式进行烧录!这样烧录座更简单,既可以省物料又可以做成通用烧录座;
使用LDO转换电路给芯片供电,电源相对更加稳定;
(3)芯片(裸片)的供电引脚焊接105电容到GND,晶振引脚接上24M晶振(免晶振方案不用接晶振), 芯片的VBAT、DM、DP、GND按上述介绍接线到烧录器排针对应引脚即可实现芯片烧录,如支持烧录的芯片最小系统所示。

支持烧录的芯片最小系统
(4)烧录座、样机接线参考如下图:
Note
可参考接线忽略
LDO
部分,V6.5V使用杜邦线直接连接烧录样机,开发板、socket板芯片的VBAT供电端
烧录座如有LDO电路,烧录器还通过的
3.3V排针
引脚控制LDO供电开启和关闭

烧录座或样机接线参考图
1.10.2. 芯片烧录供电说明
一拖二烧录器V2.27.9及以上固件版本支持烧录座供电电压“4.2V~6.8V”PC工具可配置。
无ldo电路即烧录器排针”6.5V”直接输出PC工具配置的5V,或4.2V等电压到芯片VBAT供电端。
带ldo电压转换电路即通过硬件电路把排针的6.5V电压转换为芯片需要的供电电压5V,或4.2V等,需配置供电电压为“Default”。
界面如下图所示:

供电电压PC工具可配置
Note
说明:
(1)带LDO电压转换电路上层板烧录默认配置 “Default”
(2)不带ldo转换电路的上层板,样机烧录根据需要配置4.2V~6.8V供电电压
(3)低电烧录供电如IOVDD和VBAT绑在一起的情况,VBAT可以直接到烧录器上排针的3.3V引脚
(4)2024年及以后出来的芯片型号默认配置使用不带LDO的烧录供电电压,比如默认配置“4.2V”;烧录时如果座子带LDO电路请记得供电电压要配置回 “default”,否则可能因为供电不足导致出现各种烧录问题!
(5)不能直接配置“default”供电电压,烧录不带LDO电路的样机芯片,否则可能因为供电电压过高导致烧坏芯片
1.10.3. DM,DP引脚样机芯片烧录接线
参考《烧录接线介绍》
1.10.4. 无DM,DP引脚样机芯片烧录接线
AD14N,AC104N,AD24N样机芯片烧录接线
烧录器排针 |
芯片引脚 |
---|---|
6.5V(无LDO转换顶板) |
VBAT |
ISP_DOUT(与USB_CLK连接) |
DM |
ISP_CLK(与USB_DAT连接) |
DP |
GND |
GND |
AD15N样机芯片烧录接线
烧录器排针 |
芯片引脚 |
---|---|
6.5V(无LDO转换顶板) |
VBAT |
ISP_DOUT(与USB_DAT连接) |
PB1 |
ISP_CLK(与USB_CLK连接) |
PB0 |
GND |
GND |
AD17N样机芯片烧录接线
烧录器排针 |
芯片引脚 |
---|---|
6.5V(无LDO转换顶板) |
VBAT |
ISP_DOUT(与USB_DAT连接) |
PA9 |
ISP_CLK(与USB_CLK连接) |
PA8 |
GND |
GND |
AC704N、AC705N样机芯片烧录接线
烧录器排针 |
芯片引脚 |
---|---|
6.5V(无LDO转换顶板) |
VBAT |
ISP_DOUT(与USB_DAT连接) |
VPWR |
ISP_CLK(与USB_CLK连接) |
PA02 |
GND |
GND |
1.10.5. 样机芯片校准接线
此种接线方式可对样机、DEMO板、开发板上的芯片进行烧录测试,也可对芯片进行校准。简便的方法是找一个SOP封装的上层板(容易引线),引出socket座上的LDOIN、DM、DP、GND,PB1
(2.5V基准源,其它部分芯片,上层板的2.5V基准源并不一定是接PB1,视情况而定。),
接到样机芯片对应引脚上,如校准样机芯片接线所示。走正常烧录流程即可实现芯片校准、程序烧录。

校准样机芯片接线