BLE硬件设计指南

📎 原始文档：https://www.kdocs.cn/l/cg9ksENGpCu1 BLE硬件设计指南

一、原理图设计

  1. 芯片指标 设计前需要了解芯片的指标是否符合产品要求，应该从芯片规格书获取到对应的参数指标，另外原理图配置 IO 的时候也需要了解 IO 属性。下面以 AC6321A 为例，从规格书提取相关数据（电压域、充电电流、IO 属性及其他 RF 指标）

1.1 电源域

了解芯片各个电源的输出输入关系及典型电压，充电输入及充电电流大小：
（VBAT≤4.5V，LDOIN≤5.5V，最大充电电流200mA）
imageimage

1.2 IO口属性

认识IO口输入的识别电平大小：高电平≥0.7VDDIO，低电平≤0.3VDDIO，各个IO口的输出能力及内部上下拉电阻大小，默认状态等。
imageimage

1.3 RF指标

根据产品方案的实际需求选择适合RF指标的芯片，了解芯片的蓝牙性能。
（RF Transmit Power：发射功率，Sensitivity：接收灵敏度）
imageimage 2. 电源结构

2.1 电源拓扑图

image

2.2 LDOIN/VPWR

- 芯片内置充电管理模块，充电电流最大200mA，充电5V接芯片LDOIN引脚，需要加防浪涌TVS管设计，并且预留对地电容。
- 电容的取值根据实际应用选择，若只有单纯的的充电功能，则可以使用105以上的电容进行电源滤波，若需要兼顾串口升级功能，则使用的电容必须小于222，不然会影响串口的通讯功能。
- 对于供电大于4.5V电压小于5.5V电压的应用，可以使用LDOIN引脚进行供电，但芯片只能使用LDO的模式，需要注意功耗上的问题。 
-  不使用内置充电功能时，VPWR 管脚可做 GPIO 使用，通常作为充电输入检测信号。

image

2.3 VBAT

VBAT做为芯片供电的总输入引脚，支持的工作电压范围为1.8-4.5V，但考虑到不同应用方案及场景的应用性，芯片也调整了不同的供电接法。

2.3.1 USB供电方式（5V）

由于5V的输入超过了VBAT的最大输入电压4.5V，所以需要在上面串接2.7R电阻或二极管进行降压处理，防止芯片过压。
image

2.3.2 锂电池供电方式（3.7-4.2V）

该方式下电池可以直接接主控的VBAT引脚进行供电。

2.3.3 干电池供电方式（1.8-3V）

电池直接接 VBAT，且短接到 VDDIO，此时 VDDIO 电平与 VBAT 一致。若不短接 VDDIO，由于芯片内部 LDO 有 0.2V 左右的压降，会出现 VDDIO 电压异常。
image

2.3.4 外接LDO（3.3V）

3.3V 直接接 VBAT，VDDIO 是否与 VBAT 短接取决于产品的应用场景，由于芯片内部LDO 有 0.2V 左右的压降，实际输出的 VDDIO 会降低。若 IO 口需要 3.3V 的电平，则需要将 R2 改成 0R 短接，让 VDDIO 保持 3.3V；若只需要 3V 的电平，则可以将 R2 改成 NC。
短接注意需要防浪涌损坏芯片，建议增加TVS。
image

2.4 BTAVDD

蓝牙模块供电电源。
主控内置有DCDC降压控制电路给蓝牙模块供电，但需要外围接电感（10uH、饱和电流150mA以上）及电容（106/16V），同时BTAVDD需要一颗105退耦电容。
image 若使用LDO，则可以省掉该电感及106电容，但需注意功耗问题。

2.5 VDDIO

  • IOVDD为芯片内部LDO3.3V输出，GPIO逻辑电平，可为外设供电，最大电流=60mA，电压范围：2V~3.4V，软件可调。为了保证电源稳定性，需要在IOVDD管脚网络上放置1uF或以上输出电容。
  • IOVDD软关机后不掉电，为系统关机状态下提供电源。
  • 当外设总电流大于60mA或者对电源PSRR有较高要求时，必须外加LDO芯片给外设供电。
  • IOVDD为芯片内部内核、蓝牙、GPIO等的主输入电源，对芯片各模块性能影响极大，应避免受其他高频信号干扰，保证电源稳定性。
  1. IO 口属性
  • 每个IO口的输出驱动能力、上下拉电阻都可能有区别，在使用推屏或按键的时候需要特别注意，具体差异可以看规格书，另外还需要注意部分IO口的默认状态。 具体可以参考：AC630N IO口上电后默认状态 · Issue #I69LP0 · 珠海杰理科技/fw-AC63_BT_SDK - Gitee.com
  • 电路设计时必须要注意 IO 口不能被外部电压倒灌，不允许有高于 VDDIO 的电压输入到普通 IO 口，否则会导致芯片 ADC 以其其他模块工作检测异常。
  • 若需接高压检测的，可选择一些特殊耐高压 IO 口（耐高压 5V），从规格书里面可以找到这些特殊 IO 口，标注（high Voltage） image
  • 需要使用到AD检测功能的必须接到芯片带有ADC功能的引脚，该功能不可做映射。 image
  1. RF模块 天线部分需要预留Π型匹配网络，同时在天线段需要增加双向TVS管增强抗静电能力。
    image 天线选型建议：
  • FPC 天线：成本高，上盖与 PCBA 高度需要 2.5MM 以上。优点是净空大相对远离人体，效果相对好。
  • 陶瓷天线：成本低，布局受限大（需要避开金属器件和人体）。不同版型对应选取不同类型的陶瓷天 线。长条形耳机推荐使用：地磁天线/回路天线。
  • 板载天线：天线零成本，天线封装大，布局受限大（需要避开金属器件和人体），制版工艺一致性要 求高。大板子优先考虑倒 F 天线

5. 下载说明

芯片下载需要是用到USB接口，固定是使用USB0DM、USB0DP，所以板子设计需要预留VBAT、DM、DP、GND测试点。
image 若使用低电压供电方式（VBAT短接VDDIO）的方式，需要特别注意USB电压过高会损坏芯片，必须使用降压为3.3V后给芯片供电下载。
image

二、PCB layout

  1. RF模块

1.1 布局方面

a、天线放置于板边，远离电池、金属（如SD卡座、USB、开关按键等）、人体等干扰源；
b、保证地场尺寸的前提下，加大净空区；
c、远离高频数字模块如：DCDC、推屏、USB信号等，防止RF受干扰；
d、远离模拟信号如麦克风、DAC音频、功放、喇叭等，防止辐射干扰导致高频噪声；

1.2 走线方面

a、走线需严格按50欧阻抗设计，可借阻抗设计工具（如SI9000），根据板材、板厚、叠层结构设计 出50欧特征阻抗下的线宽及线间距，也可让制版厂根据实际工艺进行设计；
b、微带线走线平直、尽可能短且无分支，转向不可走直角，需用弧线的方式转向，保证信号传输线的连续性，提高传输效率；
c、天线参考地平面保证足够且完整，天线参考地平面及微带线周围放置密集的地过孔，提高辐射效率；
d、天线上添加阻焊层，覆盖锡膏防止氧化；
e、PCBA需用网分仪进行阻抗匹配，同一机型不同布局走线、不同机型均需重新匹配。实际生产机器物料必须与样机匹配物料一致。
image 2. 晶振 - 24MHZ晶振必须选择精度高、稳定性好、可靠性强的晶振（±10PPM，12PF的负载电容），晶振的品质直接决定产品的射频性能、系统的稳定性和可靠度，差的晶振会导致各种不可预期的问题。 - 晶振走线需要包地处理，并且附近及背面都需要有地层包裹，远离其他的数字信号线及天线，同时尽量靠近主控摆放，避免引入干扰。（匹配电容可省，芯片内部有可调参数） - 晶振管脚附近IO口，不建议用于高速翻转的应用，如PWM推灯、SPI、IIC、UART通信等，防止受高频信号干扰，影响主控系统性能； image 3. 电源

3.1 DCDC电源

a、DC-DC模块滤波电容地以最短路径大面积回流到主控地管脚；
b、VBAT是DC-DC的电源输入，相应退耦电容应该靠近芯片VBAT管脚放置；
c、绕线贴片电感规格选型：电感量为10uH，饱和电流大于150mA；
d、功率电感和退耦电容靠近芯片放置，主电流路径布线采用宽线和短线，减少寄生阻抗；
e、为减少SW信号的EMI辐射，应当尽量缩短SW的布线长路，并用地网络屏蔽；
f、DC-DC输出电源需经过106电容后才给DCVDD供电，并保证电容地回路与PGND连接良好；
g、DC-DC电源模块布局：远离敏感信号如晶振、RF、音频信号等，保证地回路完整。
image

3.2 其它电源

其余所有电源退耦电容严格按照标准原理图取值，必须靠近芯片放置，保证地以最短路径回流到芯片对应地引脚。
4. 地 板子地线需做到完整，主控地与电源负极地需广而大的进行连接，最好有一层完整的地线相连，同时所有电源的退耦电容地也需要最短路径回到主控地。
5. 防护 layout时需要注意做好ESD及TVS管的摆放位置，具体的信号流向：引入点→ESD/TVS管→其他器件→芯片引脚，这样才能起到最好的防护效果。